Utility Reduced Logic

AMD は、Vivado IP Integrator での設計を簡素化するためにユーティリティ機能を提供しています。

Utility Reduced Logic コアは、1 ビットの結果を生成するために、入力ベクターにロジック リダクション関数を適用します。このコアは、ペリフェラル間のグルー ロジックとして機能します。サポートされる論理演算は、AND、OR、XOR、および NOT です。