UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

Xilinx Virtual Cable (ザイリンクス仮想ケーブル)

製品説明

Vivado Design Suite を使用するリモート デバッグ

XVC (Xilinx Virtual Cable) は、JTAG ケーブルのような役割を果たす TCP/IP ベースのプロトコルであり、物理的なケーブルを使用せずに、ユーザーの FPGA や SoC へアクセスする手段を提供します。 

このケーブルを利用することで、次のようなデザインにおいてハードウェアを使用するデバッグが簡単になります。

  • すぐにアクセスできない場所に FPGA がある場合 (ラボ PC が近くにない)
  • FPGA ピンへ直接アクセスできない場合 (ローカル プロセッサ インターフェイスを介してのみアクセス可能)
  • 遠隔に配置されたザイリンクス FPGA または SoC システムを効率的にデバッグする必要がある場合 - 現地に人材を派遣するとコストがかかる上に、実際に派遣することが難しい場合

主な機能と利点

  • 内部ネットワークまたはインターネット経由でシステムをデバッグできる
  • Vivado Logic Analyzer IDE を使用するデバッグは、一般的な JTAG やパラレル ケーブルを使用して直接デザインへアクセスする方法と同じ
  • アプリケーション ノートおよびリファレンス デザインを使用したZynq®-7000 のデモンストレーションは、 XAPP1251 - 『Xilinx Virtual Cable Running on Zynq-7000 Using the PetaLinux Tools』 をご覧ください。
  • 安全で確実な接続を可能にする
  • XVC プロトコルの仕様およびサンプル デザインを提供 (Github)

ツールおよびデバイスのサポート

デバイス ファミリ サポート:

デザイン ツール サポート:

xilinx-131x43
  • ライセンス: Xilinx End User License Agreement
このページをブックマークに追加