10 ギガビットイーサネットメディアアクセスコントローラ (10GEMAC)

製品の詳細

資料

10 ギガビットイーサネットメディアアクセスコントローラ

サポートするデバイス

Virtex-4 LX
Virtex-4 SX
Virtex-5 FXT
Virtex-5 LX
Virtex-5 LXT
Virtex-5 SXT
Virtex-II Pro
Virtex-4 FX

システム要件

ISE 10.1.2

IEEE 802.3ae-2002 仕様に準拠

ザイリンクスは、10Gbps イーサネット(10GE) システム内の物理レイヤデバイスへのインターフェイスに使用される毎秒10 ギガビット (Gbps) のイーサネットメディアアクセスコントローラ機能用に、パラメータ指定可能な LogiCORE™ ソリューションをお届けします。同コアは、最新の Virtex™-5 、 Virtex-4 、 Virtex-II プラットフォーム FPGA で動作するよう設計されており、ザイリンクスのデザインフローにシームレスに統合されます。

10GEMAC コアは、IEEE 802.3ae-2002 仕様に準拠し、LAN 、MAN 、WAN ネットワーク上でのネットワークインターネットプロトコル (IP) トラフィックの要求を満たす高バンド幅に対応しています。

ザイリンクスの 10GEMAC コアは、SystemIO ソリューションのひとつで、通信機器向けの高性能な相互接続テクノロジを提供し、新しいインターフェイス規格の実装における柔軟性をお届けします。同 MAC コアは、10Gb イーサネット規格のリンク機能を実行します。同コアの 10 ギガビットメディア独立インターフェイス (XGMII) バージョンは、外部 PHY デバイスや XAUI LogiCORE に XGMII インターフェイスを使用して接続するためのものです。

主要機能

IEEE 802.3ae-2002 仕様に準拠した設計
独立したマイクロプロセッサニュートラルなインターフェイスを介して設定および監視
オプションの統計カウンタ
対称/非対称が可能な MAC 制御のポーズフレームを介したフロー制御
CORE Generator™ テクノロジを用いてカスタマイズしたコアを生成
最小限のバッファリングによるカットスルー処理で 64 ビットクライアントバスにインターフェイスする際に最大限の柔軟性を提供
物理インターフェイスなしにコアを生成できる機能によって、コアの PHY 側のインターフェイスをユーザーロジックに接続可能
パワフルな EtherStats ベースの統計データ収集
プログラム可能なインターフレームギャップ
カスタムプリアンブル保存モード
最大のデータスループットのための Deficit Idle Control (DIC) をサポートデータスループット
すべての状態とラインレートパフォーマンスで最小の IFG を維持
調停サブレイヤで、Remote Fault/Local Fault 信号を発生

サポートする機能

IEEE 802.3-2002 仕様準拠のVLAN フレーム
任意の長さのジャンボフレーム
オープンループの速度制御による LAN/WAN (OC-192c の伝送速度) 機能
コアのトランスミッタ専用とレシーバ専用のインプリメンテーションを生成

インターフェイス機能

PHY レイヤへの XGMII
オプションのシリアル MDIO 管理インターフェイス
Virtex-II Pro/Virtex-4/Virtex-5 デジタルクロック管理を使用して XGMII のタイミングを実装

関連する製品

ザイリンクスイーサネットソリューション

What are the new features in the 10GEMAC LogiCORE™ IP?

Support for ISE™ 10.1.2 software

Which interfaces does the 10GEMAC LogiCORE IP support?

Ten Gigabit Media Independent Interface (XGMII) running at 156.25 MHz DDR to provide up to 10 Gbps total bandwidth
An internal FPGA interface which is 64-bit wide SDR running at 156.25 MHz to provide up to 10Gbps total bandwidth

Which Xilinx FPGA families and speed grades does the 10GEMAC core support?

Virtex™-5 (-1)
Virtex-4 (-10)
Virtex-II Pro (-5)

Which Xilinx Software version supports this core?

The files for the core itself are shipped in CORE Generator™ 10.1 IP Update 2. Xilinx ISE 10.1

What are the target applications for this product?

The 10GEMAC core is ideally suited for the development of Gigabit communications and storage equipment. Applications include switches, routers, servers, and network backbones.

With which PHYs is the 10GEMAC compatible?

The 10GEMAC core is designed to be compatible with industry standard PHYs with XGMII interfaces.

What is the availability, cost and licensing terms for the 10GEMAC core?

The 10GEMAC core is available now. The parameterizable core is configured through a CORE Generator™ GUI and licensed via the Xilinx IP site license. Purchase of the core entitles you to any additional updates which may be released for a period of one year from the date of purchase. Instructions for downloading the core can be found in the product lounge for this core. Licensing information, as well as information on all other Xilinx IP products, can be found on the Xilinx IP Center. Please contact your distributor or Xilinx FAE for pricing information.

Are there any restrictions for the core?

The pinouts for both the XAUI and XGMII configurations of the core are relatively flexible. The main restrictions are those imposed by the target device family selected and are described briefly in the 10GEMAC datasheet. Further details can be found in the Virtex-II Pro Platform FPGA User Guide, Virtex-4 Platform FPGA User Guide , and Virtex-5 Platform FPGA User Guide.
Very briefly, for the XGMII Configuration:
- All Vref pins must be connected externally to 0.75V for HSTL_I
- IOs should be grouped according to clock domains.
- If at all possible, the XGMII interface pins should be located on I/O banks on the East and West edges of the chip to improve the timing on the pins.

Has the 10GEMAC core been verified on hardware?

Xilinx has completed hardware verification of the 10GEMAC with XGMII PHY side interface at the University of New Hampshire Interoperability Lab (UNH IOL). Virtex-II Pro devices configured with XAUI interfaces (available as standalone core) have also been successfully tested for interoperability at UNH with a number of 10GE equipment vendors and PHYs during three separate XAUI group tests in October 2002, January 2003, and May 2003 on both the Xilinx ML321 and ML330 Virtex-II Pro development boards. (See the press release regarding the October 2002 group test.)
Contact your local Xilinx FAE to request a copy of the UNH reports for the 10GEMAC.

Are there any features that can be omitted to reduce the resource utilization of the core?

Statistics counters. If these counters are omitted, a configuration vector is provided to allow you to generate your own statistics.
Management interface
Transmitter block
Receiver block

How can I evaluate the core?

To try out the 10 GEMAC customization GUI and generate a gate level SimPrim library model which you can use to functionally evaluate the core in your system ("Simulation-only Evaluation"), follow the instructions regarding Xilinx ISE software, Service Pack levels, and IP Update installation requirements described here.
If you additionally wish to perform a Full System Evaluation in hardware, please contact your local Xilinx FAE to file a request.

Where can I find a list of known issues?

See IP Release Notes for known issues, new features and patches

What other Ethernet solutions does Xilinx provide?

The 10GEMAC core is part of the Xilinx Platform FPGA SystemIO solution, which addresses all aspects of system connectivity in high-performance designs. Xilinx provides the most comprehensive Ethernet MAC offerings in the programmable industry. In addition to the 10GEMAC core, Xilinx also provides:
- a XAUI standalone core
- a 1 Gb Ethernet MAC core with a choice of GMII or RGMII
- 1000BASE-X PCS with Ten Bit Interface, or integrated 1000BASE-X PCS/PMA or SGMII, a PLB Gb Ethernet MAC, Tri-Mode Ethernet (1000/100/10) MAC core or 10/100 Ethernet MAC core with choice of OPB or PLB interface for embedded MicroBlaze and PowerPC solutions.
- Tri-Mode Ethernet MAC core with a choice of GMII or RGMII
View a complete listing of Xilinx Ethernet IP solutions.

10 ギガビットイーサネットメディアアクセスコントローラ (10GEMAC)

製品番号:

ライセンス:

製品タイプ:

プログラム:

製品情報

リソース

FAQ

製品の詳細

資料

サポートするデバイス

システム要件

IEEE 802.3ae-2002 仕様に準拠

主要機能

関連する情報

関連する製品

10 ギガビット イーサネット メディア アクセス コントローラ (10GEMAC)

製品番号:

ライセンス:

製品タイプ:

プログラム:

製品情報

リソース

FAQ

製品の詳細

資料

サポートするデバイス

システム要件

IEEE 802.3ae-2002 仕様に準拠

主要機能

関連する情報

関連する製品

10 ギガビットイーサネットメディアアクセスコントローラ (10GEMAC)