製品の詳細
資料
サポートするデバイス
- Spartan-3 XA
- Spartan-3A
- Spartan-3A DSP
- Spartan-3E
- Spartan-3E XA
- Virtex-4 FX
- Virtex-4 FX XA
- Virtex-4 LX
- Virtex-4 SX
- Spartan-3
- Virtex-5 LX
- Virtex-5 LXT
- Virtex-5 SXT
- Virtex-II
- Virtex-II Pro
システム要件
有限インパルス応答 (FIR) フィルタは、DSP システム内で最も遍在的で必須のビルディング ブロックです。 アルゴリズムは非常にシンプルですが、インプリメンテーション仕様の変異形は膨大になる可能性もあり、デジタル ラジオなどフィルタ機能を多用するシステムなどでは、ハードウェア エンジニアが長時間費やすこともあります。
FIR Compiler v4.0 は、ボタンを押すだけなのでフィルタ インプリメンテーション時間を削減でき、また FIR フィルタ仕様の異なるハードウェア アーキテクチャ間でのトレードオフを作ることも可能です。
FIR Compiler は 3 つの異なるフィルタ アーキテクチャをサポートします。
- 直接型パイプライン化の乗累算 (MAC) FIR
- 直接型転置構成の MACFIR
- 分散演算 (DAFIR) FIR
さらに Virtex™-5 および Spartan™-3A DSP では、 それぞれ最高で 450MHz (-1) および 250MHz (-3) での演算が可能になり、ほかの FPGA と比較して必要なリソース数の大幅削減が実現できます。
v4.0 の新機能
- チャネライザ アプリケーション用 Poly-phase フィルタ バンク構造
- 最大 49 ビットの拡張データと係数幅
- 直接型転置構成 MAC アーキテクチャ
- 制御および係数メモリ リソースを共有可能 (最大 16 パラレル データ パス)
- 分散演算アーキテクチャ用に Virtex®-5 および Spartan®-3A DSP のサポート追加
- 高速 HDLL シミュレーション用ビヘイビア VHDL モデル
主要機能
- Virtex-5 デバイス (-1 スピード グレード) 用に最大 450MHz の性能ソリューション
- Spartan-3A DSP デバイスにおいて最大 250 MHz のパフォーマンス ソリューション (-4 スピード グレード)
- 一般的なアルゴリズム要件をサポート - シングルレート、デジメーション、マルチレート、ヒルベルト、インターポレーション
- 複数のインプリメンテーション アーキテクチャ - DAFIR、加算ツリー ベースの MACFIR (Spartan デバイスに最適) とアダー チェーン ベースの MACFIR (DSP48 デバイスに最適) をサポート
- 2-1024 タップをサポート
- 最小のインプリメンテーションのためのハードウェア フォールディングの自動制御
- 最高 32 チャンネルのサポートおよび 32 のインターポレーション/デシメーション ファクタ
- 最高 16 セットの係数をリロード可能
- 浮動小数点係数エントリのサポートおよび量子化の影響
- 消費エリアを縮小する自動係数構造最適化 - 対称およびハーフバンド
- 複数の DSP48 コラム フィルタ インプリメンテーションをサポート
- データと係数ストレージのためにブロック メモリと分散メモリを自動選択
- DSP48/MULT18x18 と BRAM の簡易リソース予測
