FIR コンパイラ
バンドル:
ISE
ライセンス:
エンド ユーザー許諾書
製品タイプ:
Core
プログラム:
LogiCORE
FIR コンパイラ はザイリンクス ISE ソフトウェアに含まれます。FIR コンパイラ v5.0 が利用可能です。
製品の詳細
資料
サポートするデバイス
- Virtex-6
- Virtex-5
- Virtex-4
- Spartan-6
- Spartan-3A
- Spartan-3A DSP
- Spartan-3E
- Spartan-3
システム要件
- ISE 11.2 またはそれ以降
- ISE IP アップデート 11.2 またはそれ以降
有限インパルス応答 (FIR) フィルタは、DSP システム内で最も遍在的で必須の構築ブロックです。アルゴリズムは非常にシンプルですが、インプリメンテーション仕様のタイプは膨大になる可能性もあり、デジタル ラジオなどフィルタ機能を多用するシステムでは、ハードウェア エンジニアが長時間費やすこともあります。
FIR コンパイラは、ボタンを押すだけでよいためフィルタ インプリメンテーション時間を短縮でき、FIR フィルタ仕様の異なるハードウェア アーキテクチャ間でのトレードオフを作ることも可能です。
FIR コンパイラは 3 つの異なるフィルタ アーキテクチャをサポートします。- 直接型パイプライン化の乗累算 (MAC) FIR
- 直接型転置構成の MACFIR
- 分散演算 (DAFIR) FIR
さらに、Virtex®-6 および Spartan®-6 では最大で 470MHz (-1)、250MHz (-2) の演算が可能となっており、その他の FPGA デバイスと比較すると、必要なリソース数が大幅に削減されます。
v5.0 での新機能
- Virtex-6 および Spartan-6 デバイス ファミリのサポートの追加
- 対称型フィルタのインプリメンテーションでは、Virtex-6 および Spartan-6 の XtremeDSP スライスが備えるプリアダーを利用
- 固定分数レートのデシメーション用の拡張クロックおよびサンプル周波数
- ハードウェア オーバーサンプリング使用を明確に指定する機能を追加
- フィルタ係数をベクタとして直接 CORE Generator のユーザー インターフェイスに入力する機能を追加
主要機能
- Virtex-6 デバイス (-1 スピード グレード) では、最大 470MHz のパフォーマンスを達成可能
- Spartan-6 デバイス (-2 スピード グレード) では、最大 250MHz のパフォーマンスを達成可能
- 高性能な有限インパルス応答 (FIR) フィルタ、多相デシメータ、多相インターポーラ、ハーフバンド、ハーフバンド デシメータ、ハーフバンド インターポーラ、ヒルベルト変換、多相フィルタ バンク、補完されたフィルタのインプリメンテーション
- 複数のインプリメンテーション アーキテクチャ - DAFIR、加算ツリー ベースの MACFIR (Mult18x18 をサポートするデバイスに最適) とアダー チェーン ベースの MACFIR (XtremeDSP™ スライスを備えるデバイスに最適) をサポート
- 2-1024 タップをサポート
- 最小のインプリメンテーションのためのハードウェア フォールディングの自動制御
- 通常最大 64 チャネルをサポートし、多相フィルタ バンクのインプリメンテーションでは最大 1024
- 通常最大 64 のインターポレーション/デシメーション ファクタをサポートし、シングル チャネル フィルタでは最大 1024
- 最高 16 セットの係数をリロード可能
- 制御および係数メモリ リソースの共有機能
- 浮動小数点係数エントリのサポートおよび量子化の検証
- 消費エリアを減少させる自動係数構造最適化 - 対称およびハーフバンド
- 複数の XtremeDSP スライス コラム フィルタ インプリメンテーションをサポート
- データと係数ストレージのためにブロック メモリと分散メモリを自動選択
- XtremeDSP スライスおよび BRAM の簡単なリソース概算
- 高速 HDL シミュレーション用のビヘイビア VHDL モデル
- ザイリンクスの CORE Generator™ および System Generator for DSP で使用