- 622Mbps ~ 6.5Gbps での全二重通信が可能なトランシーバーを最大 24 個搭載
- 新しいシリアル I/O 標準と既存のパラレル I/O 標準間でのブリッジが柔軟に行える
- 第 3 世代マルチギガビット トランシーバー テクノロジ
- チップ、バックプレーン、光デバイスの接続に対し、最も広範な標準とプロトコルに準拠
- 10/100Mbps モード、1000Mbps モード、10/100/1000Mbps モード
- UNH 検証済みの適合性
- 内蔵のハード IP によりロジック リソースの使用が可能
- エリア効率の優れた高性能エンベデッド システムや複雑な制御機能
- 450MHz で 700MIPS 以上 : 1 つの FPGA で 2 つのプロセッサを使用して、最高 1,400DMIPS を実現
- 低消費電力 : 0.45mW/MHz
- APU (Auxiliary Processor Unit) コントローラーにより、ハードウェア アクセラレーターの統合が簡易化する。