概要

業界唯一の低消費電力 3.3V ソリューション

低消費電力、高速度、高集積度を提供し、設計プロセスのどの段階でもデザインを変更できる柔軟性を持つ CPLD デバイスが必要とされています。CoolRunner™ XPLA3 は、これらの機能をお届けできる唯一の 3.3V CPLD ファミリです。

  • 24.5µA のスタンバイ電力
  • 最高 213MHz のパフォーマンス
  • 超小型チップ スケール パッケージ
  • 充実したアーキテクチャが優れた ISP を実現
  • 無償 WebPACK ソフトウェア

競合デバイスを凌ぐ CoolRunner XPLA3 のパフォーマンス

CPLD 比較

• Lattice 社の ispMACH 4000V と Altera 社の MAX II は、1.8V コアを装備し、3.3V 動作では、電力を浪費する内部電圧レギュレータを使用

• 両競合デバイスとも、CoolRunner XPLA3 に比べるとスタンバイ電流が 675 倍!

• 注意 : スタンバイ電流は、3.3V および 25ºC で比較

業界初、最高の効率を誇る PLD アーキテクチャ

CoolRunner XPLA3 の最先端アーキテクチャは、直接入力レジスタ パス、複数のクロック、JTAG プログラミング、5V トラレント I/O および完全 PLA 構造が特長です。これらの機能強化により、高速動作に加え、最も柔軟なロジック割り当てを実現でき、ピン配置を変更せずにデザインの変更ができます。CoolRunner XPLA3 アーキテクチャでは 48 の積項をロジック ブロック内の任意のマクロセルに割り当てることができます。

XPLA3 アーキテクチャ

このような機能の組み合わせにより、ロジックブロックでのロジックの割当てが効率良くでき、各マクロセルに必要な数の積項をいくつでも使用できます。また、マクロセルごとに積項の数を変えた場合も速度には影響ありません。

CoolRunner XPLA3 情報一覧

ザイリンクス CoolRunner XPLA3 3.3V ファミリの CPLD を通じて提供されている幅広い機能と利点をご覧ください。

機能 利点

FZP デザイン テクノロジ

スタンバイおよび動作電流は CPLD で最低の消費量

32 個から 512 個のマクロセル製品

フルレンジの集積度

高速 pin-to-pin タイミング、32 マクロセル - 5 ns

高速システムに最適
3.3 ボルト動作、5 ボルト耐性 I/O マルチボルトのシステム デザインを簡略化

完全 36 × 48 PLA - 完全プログラマブル/プログラマブル構造

共有およびリソース利用を最適化 (すべての積項が使用可能)

バス フレンドリな I/O

I/O 終端のためのプルアップ レジスタ

複数のクロッキング オプション

デザインのフレキシビリティを最大にするクロッキング リソース

迅速な入力レジスタ

ダイレクト高速インターフェイスをサポート

JTAG IEEE 1149.1 インターフェイスを搭載した 3.3V インシステム プログラマブル (ISP)

より簡単なボードの開発およびフィールド アップグレード

小型のサーフェイス マウント パッケージ (0.8mm と 0.5mm ボールピッチのチップ スケール BGA)

最小のフットプリントでボード スペースの節約

高度な5 層メタル プロセス テクノロジ

最少のコスト

拡張された供給電圧のインダストリアル デバイス

2.7V に拡張されたシステムのバッテリー寿命

 
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.