XC9500XL 3.3 V CPLD

ザイリンクス CPLD ロジック コンソリデータ

低コストの CPLD ソリューション

XC9500XL CPLD ファミリは、コスト最適化されたシリコン、無償のデザイン ツール、そして比類のないサポートからなるハイ パフォーマンスな不揮発性プログラマブル ロジック ソリューションを提供します。 ザイリンクス FPGA と同じデザイン環境を使用することで、 XC9500XL CPLD は柔軟かつ高度なロジック システムの設計に必要なすべてをご提供します。

XC9500XL CPLD の設計

急速なデザイン開発を要する最先端のシステムを対象とする XC9500XV CPLD は、比類のないパフォーマンスと、長いシステム寿命、優れたフィールド アップグレード機能、信頼性の高いプログラミング機能、および使いやすさを提供しています。

デザインを今すぐスタート

その他の技術資料、データシート、アプリケーション ノート、チュートリアルなどは、 XC9500XL リソースを参照してください。

XC9500XL CPLD を使う理由

XC9500XL ファミリは、最先端のアーキテクチャと効率の良い製造プロセスを併せ持ち、システムの最大限の柔軟性、ハイ パフォーマンス、Time-to-Market の短縮、システム コスト全般の削減を実現します。

最大限に柔軟なデザイン

  • 5.0V 、 3.3V 、 2.5V I/O インターフェイス
  • 複数のパッケージ オプションおよび I/O 数によりマクロセル数 36 ~ 288 の集積度が利用可能で、複数の集積度間での移行が簡単
  • 高度な、第 2 世代のピン固定機能により、ボード レイアウトの変更を避けて簡単に再設計が可能
  • インシステム プログラミング (ISP) と完全な IEEE 1149.1 JTAG バウンダリ スキャン
  • オートモーティブ アプリケーション対応の広範な温度範囲
  • 短縮された インシステム プログラミングおよびイレース時間
  • コマーシャル動作範囲でリコンフィギュレーション可能であること、および高いプログラミング耐久性定格により、悩むことなくフィールドでシステムのアップグレードが可能

最も低いシステム全体のコスト

  • 低いユニット コスト
  • 超小型 フォーム ファクタ パッケージング
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.