パフォーマンス

パフォーマンス全般で競合 FPGA の追随を許さず
高性能のシステム デザインは、消費電力量、シグナル インテグリティ 、コストの増加といったトレードオフも考慮に入れなければなりません。ザイリンクスの開発した世界最速 FPGA、Virtex™-4 ファミリは、世界中の何百人ものお客様のご意見を参考に開発されたもので、皆様のパフォーマンス目標達成を容易に実現することができます。

Virtex-4 FPGA　は、競合製品の追随を許さないパフォーマンスを提供

表 1: パフォーマンス ダイアグラム データ
性能	Virtex-4 FPGA	Altera Stratix II FPGA	Virtex-4 アドバンテージ
I/O LVDS バンド幅	480 Gbps	312 Gbps	1.6x
メモリ インターフェイス: 最も広範なデータ バス	260 Gbps	86.4 Gbps	3.0x
シリアル I/O	6.5 Gbps	6.375 Gbps	1.02x
オンチップ RAM	500MHz	420 MHz	1.2x
DSP パフォーマンス: 32 タップ フィルタ	500MHz	348 MHz	1.4x
エンベデッド プロセッシング (プロセッサ コア当り)	702 DMIPS	225 DMIPS	3.1x
ファブリック パフォーマンス (正規化平均)	1.0	0.87	1.15x
注: Virtex-4 パフォーマンスの値は、ISE™ 7.1 と Synplify 8.0 を使用した場合。 Stratix II パフォーマンスの値は、Quartus 4.2 と SP1 を使用した場合。

画期的なパフォーマンス

Virtex-4 FPGA は、お客様が目標のパフォーマンスを最も短い期間で達成可能にするために以下を提供します。

• プログラマブル ファブリック
• I/O ブロック
• ハード IP ブロック
• 効果的なパフォーマンスをさらに強化するテクノロジ
• 高度な開発ツールと IP

ファブリック パフォーマンス

ザイリンクスは、世界最速のプログラマブル ファブリックのパフォーマンスを Virtex-4 デバイスを高度な 90 nm テクノロジを利用して構築することにより、さらに強化しました。また最新の高速 キャリ ロジックが、さらにパフォーマンスを強化するお手伝いをします。ロジック ファブリック パフォーマンスを実際のデザインで評価して、追随する 90 nm 競合製品に平均 15% で最高 70% すぐれたパフォーマンスの優位性を実証しました。 Virtex-4 デバイスは、平均して一段階上げたグレード速度を無償で提供しているといえます。

IO バンド幅

FPGA の速度を加速することだけが重要なわけではありません。最高のシステム パフォーマンスは、システム内の FPGA とその他のコンポーネントが効果的に共に作動することによって可能になります。Virtex-4 FPGA は、チップ間、ボード間、ボックス間の接続において最も高いバンド幅を実現可能な柔軟性をお届けします。

シリアル I/O

シリアル通信では RocketIO™ マルチ ギガビット トランシーバが、どの競合デバイスよりも広範な 622 Mbps から 6.5 Gbps という速度を可能にします。

メモリ インターフェイス

SelectIO™ の各ブロックに組み込まれた ChipSync™ 回路により、高速度のソース同期インターフェイスのインプリメンテーションを簡易化。ザイリンクスは、メモリ インターフェイスのインプリメンテーションを迅速に行える、ハードウェア検証のリファレンス デザイン、開発システム、ソフトウェア ツールを用意しています。

オンチップ メモリ

BlockRAM は、最高 500 MHz で作動するよう設定されており、内蔵の回路により、これらのメモリをロジック ファブリック リソースを使うことなく 500 MHz FIFO でコンフィギュレーション可能です。

DSP デジタル信号処理パフォーマンス

XtremeDSP™ ブロックをコンフィギュレーションして、乗算器、カウンタ、累算器、その他多数のファンクションを、ロジック ファブリック リソースを使うことなくインプリメント。500 MHz で動作する 512 個の XtremeDSP スライスを搭載した XC4VSX55 デバイスは、驚異的な 256 GigaMAC/秒 (GMACS) パフォーマンスを実現します。

エンベデッド プロセッシング

プロセッサ コアを内蔵しているのはザイリンクス FPGA だけです。Virtex-4 で強化された PowerPC® 405 コアは、450 MHz において 680 DMIPS のパフォーマンスを発揮。最新の補助プロセッサ ユニット (APU) コントローラにより、カスタム コプロセッサとハードウェア アクセラレータを統合することで、新たなレベルのパフォーマンスを容易に達成できます。

効果的なパフォーマンスをさらに強化するテクノロジ

オンチップ リソースから最大のパフォーマンスを引き出すには、 クロックとデータ シグナル インテグリティが必要です。 Virtex-4 FPGA は、低スキューと低ジッタの 500 MHz 差動 クロック構造を大幅に拡張された柔軟性で組み入れます。独自の ASMBL テクノロジと充実した PWR/GND ピンで可能になった高度なパッケージ テクノロジとフリップ チップ組み立て技術は、パッケージと PCB インダクタンスを最小化してシグナル インテグリティを向上させます。XCITE オンチップ シグナル終端テクノロジは、システム コンポーネント数とコストをおさえながら、コンポーネント間での最適化されたデジタル制御のインピーダンスを提供します。

MHz 当りのより低い消費電力量は、限られた消費電力内でよりすぐれたパフォーマンスを実現することでもあります。Virtex-4 FPGA は、スタティック消費電力量をトリプル酸化テクノロジで削減すると同時に、90 nm テクノロジでダイナミック消費電力も削減。その結果、従来の FPGA に比べ消費電力が半減、追随する 90 nm 競合製品にも大差をつけています。

Virtex-4 パフォーマンスのアドバンテージを設計に利用

ザイリンクスは、以下のツールを提供してシステム設計者の高速デザインのお手伝いをします。

• PlanAhead ソフトウェアは ISE デザイン ツールと共に、競合製品にくらべて Virtex-4 FPGA 用に 2 スピード グレードのパフォーマンス アドバンテージををお届けするだけではなく、階層的フロアプラン、初期のデザイン解析、DRC、物理デザイン、詳細なパフォーマンス解析もサポートしています。

Virtex-4 FPGA で最高のパフォーマンスを可能にするには、適切な HDL コーディングが不可欠です。