低消費電力

FPGA あたり 1 ~ 5 ワット低い消費電力
消費電力を計画内におさえることは、システム設計者がパフォーマンスおよびコスト目標を達成するために不可欠です。低消費電力化は、クロック周波数の高速化、信頼性の向上、ノイズマージンの改善、そして開発および稼動コストの削減を実現するための重要な鍵となっています。競合他社の 90nm FPGA に比べ、スタティック消費電力で最高 73%、ダイナミック消費電力で最高 86% もの低消費電力化を達成し、Virtex™-4 FPGA は低消費電力の優位性を提供します。

予定消費電力内で最高のパフォーマンス

図 1

LX60 vs. 2S60。目標周波数 = 200 MHz。最悪ケースのプロセス。20K LUT、20K フリップフロップ。1M ビットオンチップ RAM、64個の DSP ブロック、128 の 2.5V I/Oザイリンクスツール v4.1 と競合ツール v2.1 を比較

全体の消費電力比較データ

図 2

デバイスあたり 1~5 ワット低い消費電力が測定されました

デザイン詳細

Tj=85°C でのスタティック消費電力*
同等のロジックとメモリに対し 200MHz でのダイナミック消費電力
Virtex-4 FPGA で 50% の LUT と FF、競合 FPGA で同等の ALUT と FF
競合 FPGA ではすべての M4K ブロックを使用、Virtex-4 FPGA では同等の 18Kb ブロック RAM を使用

*通常の環境では接合部温度が 85°C を越すことが多くスタティック消費電力は、特に漏損対策に万全でないベンダには全体量に対してかなりの量に達することがあります。消費電力の見積もりを現実的な数値に近くするため、ザイリンクスではジャンクション温度を 85°C で測定しています。周囲温度と 25°C でのデータのみで測定しているベンダの場合、不十分もしくは不正な結果を提供している可能性もあります。ジャンクション温度、Tj は実際の設計では 25°C より通常高くなります。