シグナル インテグリティ

7 分の 1 のノイズ
業界のシグナル インテグリティの第一人者 Dr. Howard Johnson によるラボ計測値やシミュレーションでは、Virtex-4 FPGA の先進パッケージ テクノロジは、競合 90nm FPGA の7 分の 1 にまでクロストークを抑制していることが実証されています。

図 1

Virtex-4 FPGA と Stratix-II のスパイラル累積テスト結果

DDR2、DDR、RLDRAM-II、QDR II メモリ インターフェイスのような広範のシングル エンド I/O インターフェイスを構築する際に、いかにクロストークをコントロールするかが画期的なシステム パフォーマンスを実現のための最大の課題になります。 どんなタイプのメモリ インターフェイスのデザインであっても、デバイスのシグナル インテグリティ (SI) 特性を考慮に入れることは重要です。

業界のシグナル インテグリティの第一人者 Dr. Howard Johnson のラボ計測値やシミュレーションは、Virtex-4 FPGA の最先端のパッケージ テクノロジが競合 90nm FPGA にくらべて 7 分の 1 の少ないクロストークに抑えていることを実証しています。

最先端パッケージがクロストークと SSO ノイズをコントロール

Virtex-4 FPGA は、先進パッケージ テクノロジの採用により、デザイン サイクルの短縮とデザイン コストの削減を可能にする卓越したシステム デザインを実現します。

• 最新の SparseChevron (スパースシェブロン) ピン アウト パターン
• 効果あるオン パッケージ デカップリング キャパシタ ソリューション
• 持続的 Power/GND プレーン