Virtex-4 の性能

システム デザインの簡略化とパワーアップ
Virtex™-4 ファミリ FPGA は、要求レベルの高いアプリケーションに対応できる機能とパフォーマンスをお届けします。 業界一の Virtex-II Pro デバイスの性能を土台として、システム デザインを簡略化し、かつデザイン目標の達成を容易にするマージンを提供することにより、生産性をスピードアップする強化機能を付加しました。

 

Virtex-4 マルチプラットフォーム FPGA の性能

コンフィギュラブル ロジック ブロック
コンフィギュラブル ロジック ブロック
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

最も柔軟性の高い高性能ロジックアーキテクチャ
  • 優れたエリア効率によりデバイス コストを削減
  • 業界最高の集積度、20 万個のロジック セルを装備
クロッキング
Xesium クロッキング
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

最先端のシステム クロック管理
  • 最高のシステム パフォーマンスを実現
  • 卓越した柔軟性を持つクロッキング リソースを豊富に提供
  • クロック ジッタとスキューを低減
  • 最新のクロック生成機能とクロック制御
Smart RAM
SmartRAM
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

完全なメモリ リソース
  • どのようなアプリケーションに対しても最適なメモリを構築
  • 小型のローカル メモリ: 分散 RAM (最大 1.36 Mb) および SRL16
  • 中型の統合型メモリ: FIFO 制御ロジックを搭載したブロック RAM (最大 10 Mbit)
  • 大型の外部メモリ: 最新の高速メモリ デバイスへのインターフェイスを構築
SelectIO
SelectIO™
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

究極のパラレル コネクティビティ
  • 1 Gbps 以上の差動 I/O
  • 600 Mbps シングルエンド I/O
  • ChipSync™ ソース同期化テクノロジがインターフェイス デザインを簡易化
  • 内蔵の XCITE DCI アクティブ I/O 終端の使用で外部レジスタを排除
  • 16 個の I/O バンクにより複数のインターフェイスを柔軟にインプリメント
RocketIO
RocketIO™
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

包括的なシリアル コネクティビティ
  • RocketIO シリアル トランシーバの使用により、業界標準およびカスタム シリアル プロトコルをインプリメントして、任意のデバイス間の接続またはブリッジを実現
  • 622 Mbps から 6.5 Gbps での全二重通信が可能なトランシーバを最大 24 個搭載
トライモード イーサネット MAC
イーサネット MAC
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

イーサネット コネクティビティ
  • 統合型イーサネット メディア アクセス コントローラ (MAC)
  • 10/100/1000 Mbps のパフォーマンス
  • UNH 検証済みの適合性
PowerPC
PowerPC® プロセッサ
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

エンベデッド プロセッシング
  • 最高 2 基の 450MHz、700 DMIPS 以上のエンベデッド IBM PowerPC 405 プロセッサ ハード コア
  • APU (Auxiliary Processor Unit ) コントローラがハードウェア加速器とコプロセッサの統合を簡略化
  • MicroBlaze™ コアで、業界最速のソフト プロセッシング ソリューションをインプリメント
XtremeDSP スライス
XtremeDSP™ スライス
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

超高性能 DSP デジタル信号処理
  • XtremeDSP™ スライスを 40 以上の DSP および演算機能に設定
  • 512 個の XtremeDSP スライスを使用して、最高 256 GMACS までのパフォーマンスを実現
Secure Chip AES
Secure Chip AES
LX プラットフォーム  SX プラットフォーム  FX プラットフォーム

4 世代のデザイン セキュリティ
  • 最高のセキュリティ レベルの IP プロテクション テクノロジでデザインを保護
  • エンベデッド 256 ビット AES 暗号化
 
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.