パフォーマンス

パフォーマンス目標を容易に達成

Virtex™-5 FPGA は、最も厳しいデザイン目標を容易に達成できるパフォーマンスおよびデザイン マージンを以下によりお届けします。

表 1 : システム パフォーマンスの比較
性能 Virtex-5 FPGA Virtex-4 FPGA
ファブリック パフォーマンス 1.3 正規化 1.0 正規化
オンチップ RAM 550MHz 500MHz
DSP パフォーマンス : 32 タップ フィルタ 550MHz 500MHz
I/O : LVDS バンド幅 750Gbps 480Gbps
I/O : メモリバンド幅 384Gbps 260Gbps

ExpressFabric テクノロジ

最新の ExpressFabric テクノロジ (表を参照) は、業界初の 6 入力 LUT アーキテクチャを実現し、パフォーマンスを 2 スピード グレード アップします。 今までにない斜め対称の配線により、CLB の接続が少数のスイッチで行え、配線遅延を減少できます。

オンチップ メモリ

最高 550 MHz で作動する 11.6Mbits までの内部ブロック RAM により、データをバッファすることで効率的な処理が可能に。これらのメモリは、余分にリソースを消費せずに、550MHz FIFO としてもコンフィギュレーションできます。

内蔵された PowerPC プロセッサ ブロック

APU コントローラおよび高バンド幅のクロスバー スイッチを備えた IBM PowerPC® 400 プロセッサ ブロックによって、業界標準のアーキテクチャに基づき、優れたエリア効率で高性能のエンベデッド プロセッシング システムをインプリメントできます。プロセッサのパフォーマンスは 1,000 DMIPS@550MHz で、1 つの FPGA で 2 つのプロセッサを使用して 2,200DMIPS が実現されます。また、新しい 5x2 の 128 ビットのクロスバー スイッチによって、イベント数の削減と point-to-point の接続が可能となり、内蔵された APU (Auxiliary Processor Unit) コントローラによって、カスタム ハードウェア アクセラレータの統合が簡易化します。

PowerPC 440 プロセッサ ブロック

革新的な Virtex™-5 FXT プラットフォームには、32 ビット RISC コアを使用する業界標準 PowerPC® 440 プロセッサを最大 2 個まで搭載し、各コアにはそれぞれにエンベデッド ペリフェラルがあります。

PowerPC 440 プロセッサ ブロックは、1,100 DMIPS@550MHz の性能を備え、1 つの FPGA で 2 つのプロセッサを使用し、2,200DMIPS を実現します。

エンベデッド DSP ブロック

新しい FXT デバイスでは、91GFLOPS の単精度浮動小数点および 68GFLOPS の倍精度浮動小数点 DSP 処理が実現します。

DSP48E スライス内の 25 x 18 乗算器により、ロジック ファブリック リソースを消費することなく、単精度の浮動小数点計算や、様々な DSP ファンクションのインプリメンテーションが可能です。専用配線は、加算器ツリーでのパフォーマンスのボトルネックを解消できる、効率的な加算器チェーン アーキテクチャをサポートしています。

高速 I/O およびメモリ インターフェイス

広範な電気規格をサポートする 1.25 Gbps LVDS および 800 Mbps シングルエンド I/O により、Virtex-5 FPGA は、チップ間、ボード間、ボックス間の接続において最大限のバンド幅を実現できる柔軟性を提供します。

SelectIO™ ブロックおよび ChipSync™ テクノロジを活用することで、高速なソース同期メモリ インターフェイスのインプリメントが容易になります。

パフォーマンスを強化するテクノロジ

Virtex-5 FPGA は、低スキューと低ジッタの 550 MHz 差動クロック構造を組み入れることで、クロックおよびデータのシグナル インテグリティを保証します。最新のクロックマネジメントタイルは、正確なクロック合成のためのデジタル クロック マネージャ (DCM) と、ジッタ低減のためのフェイブロック ループ (PLL) を組み合わせることで、大幅に柔軟性を向上します。

独自のASMBL™ テクノロジおよび豊富な PWR/GND ピンによって構成されているスパース シェブロン パッケージ テクノロジとフリップチップ組み立て技術により、パッケージおよび PCB インダクタンスが最小化し、シグナル インテグリティが向上します。オンチップ シグナル終端テクノロジは、システム コンポーネント数とコストを抑えるとともにに、コンポーネント間での最適化されたデジタル制御インピーダンス (DCI) を提供します。

MHz 当りの消費電力が低減すると、電力バジェット内でさらに高速なパフォーマンスが発揮されます。Virtex-5 FPGA は、65 nm テクノロジでダイナミック消費電力を低減するとともに、トリプル酸化テクノロジでスタティック消費電力も低減します。

Virtex-5 FPGA のパフォーマンス アドバンテージを獲得

システム パフォーマンス目標を迅速かつ容易に達成するために、以下をご利用ください。

 
採用情報 イベント ウェブセミナ プレスリリース IR 情報 フィードバック 法的情報 サイトマップ
© 1994-2008 Xilinx, Inc. All Rights Reserved.