ExpressFabric アーキテクチャ

    
  

2 スピード グレードのパフォーマンス向上、35% ダイナミック消費電力削減、45% エリア削減

Virtex® FPGA では、革新的な ExpressFabric™ アーキテクチャを採用することにより、前世代の Virtex ファミリより優れたパフォーマンスを実現します。

詳細機能

業界初の 6 入力ルックアップ テーブル (LUT) を含む ExpressFabric テクノロジにより、LUT を 6 入力またはデュアル出力 5 入力のファンクション ジェネレータとして構成できます。このため、単一のコンフィギャラブル ロジック ブロック (CLB) 内に 256 ビットの分散 RAM、128 ビット長シフト レジスタ、および 8 入力ファンクションがインプリメントできます。次の図は、入力幅の広いファンクションや分散メモリをより少ない LUT に格納する方法を示しています。

図 1

64 ビットの分散 RAM のインプリメント例

Virtex-5 ファミリは、斜め方向に対称なインターコネクトを使用して、配線ホップ数、すなわち CLB と CLB 間に必要なインターコネクト数を最小限にとどめることにより、パフォーマンスを大幅に改善します。

図 2

Virtex-4 および Virtex-5 のインターコネクト パターン