PowerPC 440 プロセッサ ブロック

エリア効率が良い高性能エンベデッド システムの構築

革新的な Virtex™-5 FXT プラットフォームには、32 ビット RISC コアを使用する業界標準 PowerPC® 440 プロセッサを最大 2 個まで搭載し、各コアにはそれぞれにエンベデッド ペリフェラルがあります。

概要

• 1,100DMIPS@550MHz プロセッサ : 1 つの FPGA で 2 つのプロセッサを使用し、2,200DMIPS を実現する。
• 新しい 5x2 の 128 ビットのクロスバー スイッチにより、イベント数の削減と、point-to-point の接続が可能になる。
• メモリ バスおよびプロセッサ ローカル バス (PLB) への同時アクセスにより、スループットが最大化する。
• 統合された DMA チャネル、PLB インターフェイス、および専用のメモリ インターフェイスにより、ロジック使用率を最低限に抑えることが可能になる。
• APU (Auxiliary Processor Unit) コントローラにより、ハードウェア アクセラレータの統合が簡易化する。

図 1

PowerPC 440 プロセッサ エンベデッド ブロック

詳細機能

ソフトウェアの柔軟性と高速ロジック

• お客様のニーズに合わせてエンベデッド システム デザインをカスタマイズする。
• 内蔵された PowerPC 440 ブロックを使用するリアルタイム処理機能を使用してシステム オンチップ機能を設計する。
• MicroBlaze™ソフト プロセッサを使用するすべての Virtex-5 FPGA に制御機能をインプリメントする。

最高スルー プットの実現

• ブロッキングなしのパイプライン処理により、TEMAC、PCIe ブロック、および FPGA への point-to-point アクセスが可能。
• 専用のメモリ インターフェイス ポートで PLB への負荷を軽減し、1 サイクル当り最大 128 ビットのデータ転送を提供する。
• 高パイプライン化された送信および受信 scatter-gather DMA チャネルを使用してデータ転送レートを最大化する。
• ポート優先順位付けおよび動作周波数をユーザーが指定することにより、システム パフォーマンスを最適化する。

システム パフォーマンスの向上

• 映像処理、3D データ処理、および浮動小数点演算などの CPU 集約型のオペレーションをオフロードする。
• APU コントローラを備えた FPGA ロジックにカスタム コプロセッサを作成する。
• ハードウェア/ソフトウェアの分割を最適化させ、FPGA の使用率を最大にし、ハードウェア コストを最小に抑える。
• IEEE 754 準拠の浮動小数点演算ユニット　オプションを使用して、単精度/倍精度演算動作を実行する。

エンベデッド開発を合理化した技術革新

• Platform Studio ツール スイートを使用してプロセッシング デザインを促進する。
• デザイン ウィザード、カスタム可能 IP、および統合された HW/SW キットを使用して生産力を向上する。
• Eclipse の SDK および ChipScope™ Pro の Integrated Bus Analyzer を使用して、システム レベルのデバッグを簡易化する。
• リアルタイム O/S、デザイン、デバッグ、およびトレース テクノロジにおける業界のリーダーからの広範なエコシステム サポートに影響を与える。
• エンベデッド デザインでのクリティカルなプロジェクト段階において、専門家からのアドバイスやトレーニングを受けることができる。

図 2

PowerPC 440 プロセッサ システム デザインの例