| 550 MHz のパフォーマンス |
ロジック ファブリックとハード IP から最大スループットを実現 |
最高 6 個のクロック マネージメント タイル (CMT)
|
柔軟な高性能クロック マネージメント ソリューションを提供 |
| クロック デスキュー |
ソース クロックと出力クロック間のゼロ伝搬遅延、出力クロック信号間の低クロック スキュー、高度なクロック ドメイン制御を実現 |
| 周波数の合成 |
クロック周波数の逓倍や分割も、カスタム合成の M/D の周波数の生成も簡単 |
| 位相シフト |
コース グレインとファイン グレインの位相シフトにより位相要件に正確に適合 |
| ダイナミック リコンフィギュレーション (英語版) |
デバイスの他の部分のリコンフィギュレーションを行わずに DCM 属性を変更 |
DCM から PLL に、または PLL から DCM に柔軟にカスケード接続 |
低ジッタ クロック生成の最適化 |
豊富なクロック リソース
- 20 のクロック入力 (差動またはシングルエンド)
- 32 のマッチ スキュー グローバル クロック ネットワーク
- クロック領域ごとに 4 つの I/O クロック ネットと 4 つの領域クロック ネット
- 8 から 24 の別個のクロック領域
|
大型デザインに対する、クロック調整と全体的なシステムレベルのタイミングの確保。単一のデバイスで、複数の時間領域を包含、管理。I/O クロックと局所的クロックにより、ソース同期インターフェイスを単純化 |
