イーサネット MAC

    >  

トライモード イーサネット MAC ブロックでイーサネットに接続

Virtex™-5 LXT、SXT、および FXT プラットフォーム FPGA は 2 ～ 8 個のトライモード イーサネット MAC (メディア アクセス コントローラ) ブロックを搭載しています。統合された機能により、全体のシステムコストを低減します。

• デザインおよび検証時間を短縮
• FPGA ファブリックにイーサネット MAC あたり約 1,800 個のロジック セルをセーブ可能
• コンポーネント数の低減
• 検証済みの UNH 準拠エンベデッド ブロックでのシステム デザインを簡易化

機能の概要

• トライモード イーサネット MAC - 10/100/1000 Mbps モードで動作
• IEEE 802.3 準拠
• UNH インターオペーラビリティテスト、認証済み
• プログラマブル PHY インターフェイス
• SelectIO™ インターフェイスでの MII/GMII
• RocketIO™ トランシーバ使用時の SGMII (外部 PHY 必要)
• Tx と Rx フレームをリアルタイムでモニタリングする統計インターフェイス ポート　
• ジャンボ フレーム をサポート
• パケット受入/拒否を決めるアドレス フィルタを取得
• マイクロプロセッサへの DCR バス接続
• RocketIO トランシーバ使用時での 1000 Base-X の完全なシングル チップ ソリューション(外部 PHY 不要)
• ネットワーク管理またはリモート FPGA モニタリングに最適
• ユーザー設定が可能なインターフェイス