言語の選択

資料ダウンロードお問い合わせ

テクノロジソリューション製品とサービスアプリケーション情報サポート購入情報ザイリンクスについて

シリコンデバイスデザインツール IP コア開発ボードとキットトレーニングサービスサードパーティアライアンス

Please enable Javascript to select your language.

ホーム : シリコンデバイス : FPGA : Virtex シリーズ : Virtex-5 FPGA : 性能

日本語ウェブセミナ ( PowerPC440 と 6.5Gbps トランシーバ搭載 -Virtex-5 FXT FPGA )

評価版ソフトウェア (無償)

トレーニングクラス

販売代理店へのお問合せ

性能

究極のシステムインテグレーションプラットフォーム
Virtex®-5 FPGA ファミリは、5 種類のプラットフォームを提供します。

Virtex-5 LX - 超高性能ロジック設計向け
Virtex-5 LXT - 低消費電力シリアルコネクティビティと超高性能ロジックが必要な設計向け
Virtex-5 SXT - 低消費電力シリアルコネクティビティが必要で、DSP デジタル信号処理およびメモリを多用するアプリケーション設計向け
Virtex-5 FXT -　超高速シリアルコネクティビティが必要で、エンベデッドプロセッシングおよびメモリを多用するアプリケーション設計向け
Virtex-5 TXT - ブリッジング、スイッチング、および集約を実行する高バンド幅のアプリケーション向け

最新機能 :

Virtex-5 ファミリは、前世代の Virtex-4 ファミリよりも高性能、低消費電力、および低システムコストです。

Virtex-5 プラットフォーム FPGA の性能

ExpressFabric アーキテクチャ

ExpressFabric™ アーキテクチャ

高性能かつ効率の良いロジックアーキテクチャ

業界初の 6 入力 LUT を使用し、ロジックレベルが減少
2 スピードグレードのパフォーマンス向上、35% ダイナミック消費電力削減、45% エリア削減
ロジックセル最大 330,000 個

550MHz クロック

550MHz クロック

柔軟性があり正確なシステムクロック管理

優れたシステムパフォーマンス
DCM で精度および柔軟性が向上
PLL でクロックジッタが低減

550MHz ブロック RAM

550MHz ブロック RAM

高集積エンベデッドメモリ

36K ビットブロックを使用する大規模で高効率のメモリアレイ (最大 10M ビット)
ロジックリソースを使用せずに、ブロック RAM から複数レート FIFO を構築
省消費電力テクノロジ

1.25Gbps SelectIO テクノロジ

1.25Gbps SelectIO™ テクノロジ

究極のパラレルコネクティビティ

業界標準規格およびカスタムプロトコル
1.25Gbps 差動 I/O
800Mbps シングルエンド I/O
ChipSync™ ソース同期テクノロジによるインターフェイスデザインの簡潔化
ビルトインのアクティブ I/O 終端により、コンポーネント数およびボードサイズが縮小
コンフィギュレーションおよびビットストリームの保護が強化

PowerPC® 440 プロセッサブロック

エリア効率の良い、高性能エンベデッドシステム

業界標準アーキテクチャ
550MHz で 1100MIPS
クロスバースイッチにより、高スループットの 128 ビットインターフェイスおよび point-to-point 接続が可能
統合された DMA チャネル、専用メモリインターフェイスおよび PLB インターフェイスによって、ロジック使用率が最小限となり、レイテンシが削減、そしてパフォーマンスが最適化
I/O およびメモリへの同時アクセスにより、データ転送レートが最大化
IEEE 754 準拠の FPU オプションを使用した倍精度/単精度演算処理

RocketIO GTX トランシーバ : 150Mbps～6.5Gbps

最大ラインレートでシリアルプロトコルを実行

DFE 受信イコライゼーションにより、最高のシグナルインテグリティを実現
統合されたギアボックスによる柔軟なコーディング： 8b/10b、64b/66b、および 64b/67b
統合 PCIe およびイーサネット MAC ブロック用に設計

RocketIO GTP トランシーバ : 100 Mbps～3.75 Gbps

最も低い消費電力でシリアルプロトコルを実行

柔軟な SERDES が複数レートのアプリケーションをサポート
統合 PCI Express と EMAC ブロック用に設計
消費電力を 77% 低減 - 3.2 Gbps で 100 mW 以下

PCI Express® エンドポイントブロック : 1/4/8 レーン

汎用シリアルコネクティビティをビルトインでサポート

PCI SIG 認証準拠 (インテグレータリストに記載)
RocketIO GTP 使用により完全な PCI Express エンドポイント機能を実現
内蔵のハード IP によりロジックリソースの使用が可能になり、消費電力を低減

イーサネット MAC (Media Access Controller) : 10/100/1000Mbps

トライモード EMAC 経由でインターネットに接続

UNH 検証済みの適合性
内蔵のハード IP によりロジックリソースの使用が可能になり、消費電力を低減
Virtex-5 LXT デバイスあたり 4 つの EMAC ブロック

550MHz DSP48E スライス

550MHz DSP48E スライス

超高性能 DSP システムを構築

25 X 18 ビット乗算器により、精度向上、単精度浮動小数点演算および少ないスライス数で低コストなワイドフィルタが可能
柔軟性が高いブロックは、DSP、SIMD、演算, およびビット関連のロジックファンクション用にコンフィギュレーション可能

システムモニタと ADC (アナログ-デジタルコンバータ)

システム管理および診断を簡易化

プログラム可能なモニタ機能および 10 ビット、200-kSPS (kilosamples / 秒) の ADC 内蔵
インプリメンテーションを簡易化し、システムのモニタリングにかかるコストを低減
ユーザーが選択可能な 17 個の外部入力機能およびオンチップの温度/電源電圧センサ
デバッグおよび検証のために、 JTAG 経由でアナログ測定をモニタ可能

スパースシェブロンパッケージテクノロジ

スパースシェブロンパッケージテクノロジ

システムノイズを常に制御

特有の PWR/GND ピンパターンによりクロストークを最小限にする
ボードレイアウトの簡潔化
ボードの再設計のリスクを最小限にし、コスト削減に寄与する

コンフィギュレーションおよびビットストリームの保護が強化

コンフィギュレーションおよびビットストリームの保護が強化

システムコスト削減、信頼性向上

汎用フラッシュメモリの BPI および SPI サポートにより、コンフィギュレーションオプションが充実
パーシャルリコンフィギュレーションが容易になり、フレームサイズの細かい調整が可能
複数ビットストリーム管理によりインシステムリコンフィギュレーションの信頼性が向上
デザインは、256 ビット Advanced Encryption Standard 暗号方式で保護可能

採用情報イベントウェブセミナプレスリリース IR 情報フィードバック法的情報サイトマップ

© 1994-2008 Xilinx, Inc. All Rights Reserved.