SelectIO テクノロジ

      

SelectIO™ テクノロジを活用した最先端のコネクティビティ

Virtex™-5 ファミリは、全体的なシステム コストを削減する一方で、タイミング目標を達成し、数十の I/O 規格間をブリッジするお手伝いをいたします。高速の 1.25Gbps 差動と 800Mbps シングルエンド I/O に加えて、Virtex-5 FPGA I/O 拡張機能は、以下を実現しています。

• 1.2V ～ 3.3V 入力電圧をサポートすることにより、柔軟性を最大化
• 異なる Virtex-5 プラットフォーム間のパッケージピン配置互換性を確保し、スケーラビリティを実現
• SelectIO™ テクノロジ バンキング アーキテクチャの強化により、I/O 配置において、FPGA ごとに最高 1200 ピンの、過去に例を見ない柔軟性を提供
• ChipSync™ テクノロジによりボード デザインを単純化
• 40 種類以上の I/O 規格をサポート
• デジタル コントロール インピーダンス (DCI)

SelectIO テクノロジ バンキング アーキテクチャの強化

次の大型デザインにおける主要なボトルネックを解消しました。

• 各デバイスには 13 ～ 35 個の独立したバンクがあり、各バンクに 40 ピンある
• プログラマブル シングルエンドまたは差動操作
• それぞれオプションの SDR または DDR レジスタを含む入力、出力、または双方向ブロック
• 専用 I/O およびリージョナル クロッキング リソース

ソース同期 ChipSync テクノロジ

ザイリンクスのソース同期デザイン技法により、信頼できる高速データ転送が実現します。ChipSync テクノロジによるインターフェイス デザインの簡潔化 :

• すべての SelectIO ブロックにすでに搭載されている入力遅延 (IDELAY) コンポーネントに加え出力遅延 (ODELAY) コンポーネントを追加
• ピットごとのスキュー調整機能をすべての SelectIO ブロックに組み込み
• ビルトインのシリアライザ/デシリアライザ (SERDES) ロジック
• 調整可能なタップ遅延

I/O 規格サポート

Virtex-5 FPGA ファミリは 40 以上の I/O 規格をサポートしています。

Virtex-5 FPGA が新たにサポートする I/O 規格

• LVCMOS 1.2V
• HSTL_I_12 (一方向のみ)
• DIFF_HSTL_I_18 、DIFF_HSTL_I_18_DCI
• DIFF_HSTL_I, DIFF_HSTL_I_DCI
• DIFF_SSTL_I
• DIFF_SSTL2_I_DCI
• DIFF_SSTL18_I 、DIFF_SSTL18_I_DCI
• RSDS_25 (2 点間)

Virtex-5 と以前の Virtex ファミリの FPGA がサポートする I/O 規格

• LVCMOS (3.3v、2.5v、1.8v、1.5v)
• LVDS、バス LVDS 、拡張 LVDS
• SSTL (2.5v 、1.8v 、クラス I 、II)
• LVPECL
• PCI、PCI-X™
• HyperTransport™ (LDT)
• HSTL (1.8v、1.5v、クラス I、II、III、IV)
• GTL、GTL+

デジタル コントロール インピーダンス (DCI)

Virtex-5 はすべての I/O ブロックにオンチップのアクティブ I/O 終端が含まれます。これらのビルトイン回路では、数百の外部終端レジスタを排除することにより、PCB 設計を単純化し、プロセス、温度、電圧の変動から生じるドライブ強度の偏差をなくします。

プロトコルのインプリメンテーションとブリッジング

• ソフト IP コアは、パラレル インターフェイス規格プロトコルをインプリメントして、双方の間のブリッジを実現します。