Virtex-5 FPGA ファミリ
主な資料
- Virtex-5 ファミリの概要 (PDF)
- Virtex-5 FPGA データシート : DC 特性およびスイッチ特性 (PDF)
- Virtex-5 ユーザー ガイド (PDF)
- 最新版をご提供するため上記は英語サイトへリンクしております、日本語版は以下よりご覧ください。
クイック リンク
Virtex®-5 FPGA は、1.0V トリプル酸化膜テクノロジを採用した、世界初の 65nm プロセス FPGA です。選択するデバイスよって、最大 330,000 のロジック セル、1,200 個の I/O ピン、48 個の低消費電力トランシーバ、内蔵された PowerPC® 440、PCIe® エンドポイント、およびイーサネット MAC ブロックを提供します。
Virtex-5 の利点
機能ブロックの内蔵により、画期的な価格とパフォーマンスを達成
- ExpressFabric™ テクノロジで、2 スピード グレードのパフォーマンスを向上
- CMT (クロック マネージメント タイル) で 550MHz のクロッキングを達成
- RocketIO™ GTX トランシーバで 150Mbps ～ 6.5Gbps の高性能シリアル コネクティビティを実現
- 機能検証済み IP ブロック
- 高バンド幅で低レイテンシのインターフェイスを備えた 1100DMIPS の PowerPC 440 プロセッサ ブロック
- DSP 処理高速化のため、25x18 乗算器を備えた 550MHz の DSP48E スライスで達成される 528GMAC
- 192GFLOPS の単精度浮動小数点および 68GFLOPS の倍精度浮動小数点 DSP
- 1.25Gbps LVDS I/O および ChipSync™ テクノロジで、ソース同期インターフェイスを簡素化
- エラー チェックおよび修正 (ECC) 機能を内蔵した 550MHz で動作する 36K ビットのブロック RAM/FIFO
- コンフィギュレーション回路の改善により、汎用フラッシュ メモリのサポート、システム リコンフィギュレーションの単純化、IP を保護する第 5 世代のデザイン セキュリティを提供
-
表 1
システム パフォーマンスの比較
消費電力の最適化
- 100Mbps ～ 3.75Gbps の RocketIO GTP トランシーバ、3.2Gbps で 100mW (typ 値) 以下の低電力シリアル コネクティビティを実現
- 65nm ExpressFabric テクノロジおよび省消費電力 IP ブロックにより、ダイナミック消費電力を 35% 低減
- トリプル酸化膜テクノロジを採用しているため、90nm プロセス Virtex-4 FPGA と同等の静止電力を 65nm プロセスで実現、ハード PCI Express® エンドポイント ブロックとトライモード イーサネット MAC
- 40 インチ以上のバックプレーン接続を実現する最先端のイコライゼーション
- 開発期間を加速するプロトコル キット
図 1
静止電力を削減する トリプル酸化膜テクノロジ
図 2
8 レーンの PCI Express エンドポイントを含む通常のデザインのインプリメンテーションに必要な消費電力とエリア
表 1
消費電力削減のケース スタディ : x8 PCI Express
低システム コスト
- 小規模デバイス : 65nm プロセスによりダイ サイズが縮小し、6 入力 LUT により効率性も向上
- 内蔵の低消費電力トランシーバの利点を発揮し、より少数のデバイスを実現
- エンベデッド プロセッシング システムが PowerPC 440 ブロックに統合可能
- 内蔵の PCI Express エンドポイントとイーサネット MAC ブロックでロジック効率を向上
- 消費電力の削減によって、小規模のヒート シンク、ファン、および供給電源が選択可能
Virtex-5 FPGA サブファミリ
Virtex-5 LX FPGA
高性能ロジック
Virtex-5 LXT FPGA
低消費電力シリアル コネクティビティの高性能ロジック
Virtex-5 SXT FPGA
低消費電力シリアル コネクティビティを必要とし、DSP およびメモリを多用するアプリケーション設計に最適
Virtex-5 FXT FPGA
高速シリアル コネクティビティ機能を備え、エンベデッド プロセッシング アプリケーションに最適
Virtex-5 TXT FPGA
ワイヤ テレコムおよびデータ通信システムにおける、ブリッジング、スイッチング、集約などバンド幅の非常に高いアプリケーション向け
