


業界最先端の高性能 FPGA – Virtex-5

The Ultimate System Integration Platform



65nm FPGA

業界最高レベルの

統合ソリューション

1つのファミリでマルチプラットフォームを提供

Virtex®-5 FPGA ファミリは、4つのプラットフォームで提供しており、高性能ロジックやシリアルコネクティビティ、信号処理、エンベデッドプロセッシングの最適なバランスを考慮した選択が可能です。

LX 高性能ロジック用に最適化

LXT 低消費電力のシリアルコネクティビティを必要とする高性能ロジック用に最適化

SXT デジタル信号処理DSPおよび多くのメモリ容量を必要とし、低消費電力のシリアルコネクティビティを使用するアプリケーション用に最適化

FXT 高速シリアルコネクティビティを内蔵し、エンベデッドプロセッシングやメモリ集約型アプリケーションに最適化

これらプラットフォームはすべて、設計ツールやIP、開発ボード、プロトコル固有のキャラクタライゼーションレポート、トレーニング、サポートサービスなどを含む統合的なソリューションとして提供されます。

このファミリでは、一世代前のVirtex-4と比較してより高性能、低消費電力、低システムコストのメリットを提供します。

ユーザーのパフォーマンス目標を容易に実現

- 新しいExpressFabric™ テクノロジーによりパフォーマンスが30%向上
- 550MHzのクロッキングテクノロジー、パフォーマンスに適合させたIPブロック
- 1.25GbpsのLVDS I/O：ピンは最大600ペア
- DSP48E スライスにより580 GMACのパフォーマンス
- 190 GFLOP 単精度浮動小数点、および65 GFLOP 倍精度浮動小数点のDSPパフォーマンス
- 高バンド幅、低レイテンシのインターフェイスを装備したPowerPC® 440 プロセッサはブロック当たり1,100 DMIPS

I/Oのバンド幅や消費電力、コストを最適化した使いやすい高速シリアルソリューション

- LXTおよびSXTプラットフォームに内蔵のRocketIO™ GTP トランシーバは、3.2Gbps 時トランシーバ当たり100mW以下の低消費電力のシリアルコネクティビティを提供
- FXTプラットフォームに内蔵のRocketIO GTX トランシーバは、500Mbps~6.5Gbpsの高パフォーマンスシリアルコネクティビティを提供
- PCI Express® エンドポイントブロックおよびトライモードイーサネットMACを内蔵した業界初のFPGA製品ファミリ

ユーザーの消費電力バジェットに最大パフォーマンスで対応

- 65nm Express Fabric テクノロジーやPCI Express エンドポイント、ギガビットイーサネットMACおよびPowerPC プロセッサを装備した低消費電力IPブロックによってダイナミック消費電力を35%低減
- インタラクティブな消費電力解析ツールにより、ダイナミック消費電力をさらに平均10%削減
- 低消費電力で高パフォーマンスを実現するための電源電圧指定の不要な簡単な設計
- 電源レールとレギュレータを減らし、ボードエリアを削減することにより、システムの複雑さとコストを削減

高パフォーマンスの処理システムを簡単に構築

- 最新プロセッサのPowerPC 440プロセッサブロックで高いスループットを達成
- カスタムコプロセッサで処理パフォーマンスを高速化
- 内蔵DSP48E スライスでDSPアルゴリズムパフォーマンスを向上


最適なプラットフォームFPGAでシステムインテグレーションを行いコスト削減を実現

- より小さいデバイスの選択が可能：65nm プロセスと新たな6入力LUTの採用により、稼働率と効率を向上
- 低いスピードグレードでも高いパフォーマンス目標に対応可能
- 低消費電力トランシーバ内蔵により占有面積を削減
- PCI Express エンドポイントとイーサネットMACブロックの内蔵により、ロジック効率が向上
- 業界標準のPowerPC 440 プロセッサブロックでエンベデッド処理システムを統合
- 消費電力が低減したことで、ヒートシンク(放熱板)、ファン、電源装置の小型化が可能
- Virtex-5 EasyPath FPGA を使用することにより大量生産におけるデバイスコストを削減

実績のある開発および検証ツールによって、Time-to-Market を短縮

- Fmax テクノロジーを提供するISE®ソフトウェアとPlanAhead™ 設計解析ツールにより最高のFPGAパフォーマンスを実現
- 125以上の事前検証IPコアにより設計の高速化とリスク軽減を実現
- 増加するランタイムを縮小する新しいSmart Compile テクノロジーによりタイミングクロージャを素早く達成
- 複数のコンピュータプラットフォームで動作可能なSmartXplorerおよびExploreAhead ツールにより設計の最適化を短時間で実現
- 新しいFASTシミュレーションモデルおよびハードIP用のIEEE IP 暗号化モデルによる高速検証
- ChipScope™ Pro のリアルタイム検証機能によりデバッグサイクルが縮小
- Platform Studio と EDK によりエンベデッド処理システムを構築
- System Generator for DSP によりMATLAB™ およびSimulink™ からモデル化したDSPアルゴリズムをカスタムハードウェアで実行

8レーンのPCI Express エンドポイントの実装に必要な消費電力とロジックリソース



SVLX30T と他社 90nm FPGA を比較：各社デバイスの内、8レーンのPCI Express インターフェイスを実装可能な最も小型のデバイスを使用しています。消費電力は、サイリンクスツールv9.2と他社ツールを使用して検証した結果です。

VIRTEX-5 EASYPATH™ FPGA

大量生産に対してコンバージョンフリーでコスト削減を図る最善策

- EasyPath FPGA を利用することにより、コンバージョンにかかるリスクや隠れたコストを発生させることなくコンポーネントコストを30~75%削減
- 類を見ない優れた柔軟性を提供し、短納期化を実現



究極のシステム インテグレーション プラットフォーム

65nm ExpressFabric テクノロジ



65nm トリプル酸化膜プロセスにより
最高のパフォーマンスと最高の使用率を実現

- 前世代ファミリと比較して、30% のパフォーマンス向上と、35% のダイナミック消費電力の削減、45% のエリア削減を実現
- 6つの独立した入力を持つ業界初の LUT でロジックレベルを削減
- 柔軟な LUT は、ロジック、分散 RAM またはシフト レジスタとしてコンフィギュレーションが可能
- 対角方向に対称なインターコネクタにより、最短かつ最速のルーティングを実現
- 2万~33万のロジックセルでシステムレベルでのインテグレーションを実行



550MHz のクロッキング テクノロジ



低ジッタの高精度クロッキングにより
最速を実現

- 12個のデジタルクロックマネージャ (DCM) で 30ps 未満という正確な位相制御を行って設計マージンを改善
- 6つのフェーズロックループ (PLL) でリファレンスクロックジッタを2倍以上減少
- 差動グローバルクロッキングでスキューとジッタを低減



さまざまなアプリケーションに適合するメモリ



分散 RAM — 小規模 RAM

- 1つの CLB につき 256 ビットのメモリを構築
- 1つの LUT につき 64 ビット




RocketIO GTX トランシーバ: 500Mbps~6.5Gbps



高ラインレートで
シリアルプロトコルを実行

- マルチレートアプリケーションに柔軟に対応
- 高ラインレートで最良のシグナルインテグリティを実現する強力な送受信等化テクノロジー (送信プリエンファシス、受信線形イコライゼーションおよび DFE)
- フレキシブルな符号化を実現する「ギアボックス」内蔵: 8b/10b、64b/66b、および 64b/67b
- PCI Express とイーサネット MAC ブロックを内蔵しそれらを連携して動作
- 低消費電力: 6.5Gbps 時 200mW 以下



RocketIO GTP トランシーバ: 100Mbps ~ 3.75Gbps



最も低い消費電力でシリアル
プロトコルを実行可能

- マルチレートアプリケーションに柔軟に対応
- 内蔵 PCI Express® および EMAC ブロック用に使用可能
- 消費電力を 77% 削減: チャンネル当たり 100mW 以下 (3.2Gbps スピード時)
- デザインをアップグレードする際、クロスプラットフォーム ピンの互換性により GTX トランシーバへの移行が容易




スパース シェブロン パッケージ



システムノイズを抑制し
PCB レイアウトを簡略化

- 独自の PWR/GND ピンパターンでクロストークを最小限に抑え、PCB レイヤ数を削減
- パッケージ内にバイパス キャパシタ内蔵



コンフィギュレーション およびビットストリームの 保護機能を強化



システムコストを削減し、信頼性を
高め、ユーザー デザインの保護を実現

- 汎用 SPI およびパラレルフラッシュメモリを使用してコンフィギュレーションを実行
- 部分的なりコンフィギュレーションがさらに容易に実現し、フレームサイズも縮小
- マルチビットストリーム管理によってインシステムのリコンフィギュレーションの信頼性が向上
- 256 ビット AES (先進暗号化標準: Advanced Encryption Standard) セキュリティ機能によりユーザー デザインを保護




PCI Express エンドポイント ブロック: 1/4/8 レーン

LX LXT SXT FXT

ユビキタス シリアル コネクティビティ 標準を内蔵しているため消費電力とコストを削減

- 厳格なコンプライアンス ワークショップでの検証済みで、PCI-SIG® インテグレイタ リストに掲載
- 1つの Virtex-5 FXT FPGA に最高 4 つのエンドポイント ブロックを内蔵
- RocketIO GTP/GTX トランシーバと連携して、PCI Express エンドポイントのフル機能を提供
- ハード IP 内蔵によりロジック リソースの最小化と消費電力の削減を実現




イーサネット MAC (メディアアクセスコントローラ): 10/100/1000Mbps

LX LXT SXT FXT

内蔵のトライモード イーサネット MAC を経由して
インターネットへ接続

- UNH 適合性検証済み
- Virtex-5 LXT/SXT デバイスのそれぞれに 4 つのイーサネット MAC ブロックを内蔵。FXT デバイスには最高 8 つを内蔵。
- ハード IP 内蔵によりロジック リソースの最小化と消費電力の削減を実現




System Monitor および AD コンバータ

LX LXT SXT FXT

システム管理とシステム診断を簡易化

- プログラマブル モニタリング機能 (シーケンシングやアラベージング、アラーム) を備えた 10 ビット 200k サンプル/秒 AD コンバータ内蔵
- 設計環境のモニタリングにおけるインプリメンテーションの簡易化とコストの削減
- オンチップ温度管理と電源電圧センサ
- 最大 17 個の選択可能な外部アナログ入力
- JTAG からアナログ計測にいつでもアクセス可能




APU コントローラおよび 高バンド幅クロスバー スイッチを持つ

LX LXT SXT FXT

IBM PowerPC 440 プロセッサ ブロック

業界標準アーキテクチャにより面積効率が
高く、高パフォーマンスのエンベデッドシ
ステムを構築

- 550MHz 時で 1,100DMIPS を達成。プロセッサを 2 つ内蔵した 1 つの FPGA を使用した場合 2,200DMIPS を達成
- 革新的な 5 X 2、128 ビット クロスバー スイッチにより、レイテンシを最小限に抑え、ポイントツープointのコネクティビティを実現
- メモリバスとプロセッサ ローカルバス (PLB) に同時アクセスさせることにより、スループットを最大限に向上
- 内蔵 DMA チャンネルや PLB インターフェイス、専用メモリインターフェイスにより必要なロジックを最小限まで削減
- 補助プロセッサユニット (APU) コントローラにより、コプロセッシングのオフロードに対応したコネクティビティを追加




550MHz の DSP48E スライス

LX LXT SXT FXT

DSP48E スライスを用いて最高 580GMAC の性能を実現

- Virtex-5 SX240T デバイスでは DSP48E スライスを 1,056 個内蔵
- 25 X 18 の乗算器や 48 ビット加算器、48 ビット累算器 (96 ビットに対してカスケード可能) を持つため単精度および倍精度浮動小数点の演算が可能で、少ないスライスで高精度なフィルタを実現
- DSP や演算、ビットロジックに対するコンフィギュレーションが可能
- 効率的な加算チェーンアーキテクチャを実現
- 消費電力を 40% 削減: 38% のトルグルートで 1.38mW/100MHz




ChipSync ソース

LX LXT SXT FXT

同期テクノロジーを備えた 1.25 Gbps の SelectIO™ インターフェイス

業界標準プロトコルとカスタムプロトコルを実装

- 不均等な PCB 上のトレース長を補正する内蔵型の入力遅延回路と、新しく追加された出力遅延回路によって基板設計を簡素化
- 適応型の遅延設定で自動的に再校正して、動作状況の変化を補正
- 1.25Gbps の差動 I/O と 800Mbps のシングルエンド I/O を備え、一般的な規格に接続可能なインターフェイス
- デジタルコントロール インピーダンスでコンポーネント数の削減と基板サイズの縮小を実現



使いやすいソリューションキット

PCI Express®/Virtex-5 LXT ML555 FPGA 開発キット

PCI Express® 用 Virtex-5 LXT FPGA 開発キットは、PCI Express®/PCI-X™/PCI™ をサポートします。PCI Express® v1.1 に対応し PCI-SIG に準拠した完全な開発環境を提供します。PCI Express®, PCI-X™、PCI™ インターフェイス搭載のデザインを素早く設計、評価できます。

搭載サイリックス デバイス

- Virtex-5 LXT XC5VLX50T-1FF1136

主要機能

- シリアル コネクティビティ:
 - PCI Express: 8レーン アドイン カード コネクタ
 - SFP: トランシーバ モジュールポート×2 (SFP モジュールは含まれません)
 - SATA: シリアル ATA ディスク ドライブ インターフェイス コネクタ×1 (SATA ケーブルは含まれません)
 - SMA: オフボード GTP トランシーバ接続用 SMA ポート×1
 - USB: 1 USB 2.0 ポート (USB インターフェイス ケーブルは含まれません)
- パラレル コネクティビティ
 - PCI/PCI-X: 64 ビット 3.3V アドイン カード コネクタ
 - LVDS: 最高 24 基の高速チャネル毎に SAMTEC LVDS インターフェイス コネクタ×2
- その他コネクティビティ
 - サイリックス ジェネリック インターフェイス (XGI) ヘッダは、10/100/1000 Mb イーサネット コネクティビティ用
 - サイリックス イーサネット PHY ドーター カード (別売) のインストールをサポート



製品に関する詳細情報は

japan.xilinx.com/virtex5 をご覧ください。

販売代理店:

ザイリックス株式会社

<東京>

〒141-0032

東京都品川区大崎 1-2-2

アートヴィレッジ大崎セントラルタワー 4F

TEL: 03-6744-7777 (代)

<大阪>

〒532-0003

大阪市淀川区宮原 3-4-30

ニッセイ新大阪ビル 13F

TEL: 06-6150-5515 (代)

<http://japan.xilinx.com>

Corporate Headquarters

Xilinx, Inc.

2100 Logic Drive

San Jose, CA 95124

TEL: +1-408-559-7778

<http://www.xilinx.com>

Europe Headquarters

Xilinx Ireland

One Logic Drive

Citywest Business Campus

Saggart, County Dublin

Ireland

TEL: +353-1-464-0311

<http://www.xilinx.com>

Asia Pacific Pte. Ltd.

Xilinx, Asia Pacific

5 Changi Business Park

Singapore 486040

TEL: +65-6407-3000

<http://www.xilinx.com>

 XILINX®

japan.xilinx.com

©2008 Xilinx Inc. All rights reserved. サイリックスの名称およびロゴ、その他本資料に記載のブランド名は米国およびその他の各国のサイリックス社の登録商標または商標です。

Printed in Japan
PN0010938-5-200804R1_J