UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 20902

MIG007 リリース 5 - ISE で XST を使用すると合成エラーが発生する

説明

キーワード : Virtex-II, Virtex-II Pro, Virtex-4, MIG 007, XST, Synthesis, Properties, 合成, プロパティ

重要度 : 標準

概要 :
XST を使用して合成を実行する場合、数個のアイテムをコンフィギュレーションする必要があります。 これらのアイテムは、XST とインプリメンテーション スクリプトのオプションに追加するか、Project Navigator GUI から設定する必要があります。

ソリューション

ISE GUI で設定するオプションは次のとおりです。

[Synthesize-XST] のプロパティ

[Synthesis Options] タブ:

[Optimization Goal] ---> [Speed]
[Optimization Effort] ---> [High]
[Synthesis Constraints File] ---> [N/A]
[Use Synthesis Constraints File] ---> オフ
[Library Search Order] --->
[Keep Hierarchy] ---> [Yes]
[Global Optimization Goal] ---> [AllClockNets]
[Generate RTL Schematic] ---> [Yes]
[Read Cores] ---> オン
[Cores Search Directories] --->
[Write Timing Constraints] ---> オフ
[Cross Cloak Analysis] ---> オフ
[Hierarchy Separator] ---> [ / ]
[Bus Delimiter] ---> [ () ]
[Slice Utilization Ratio] ---> [100]
[Case] ---> [Maintain]
[Work Direcotory] ---> [./xst]
[HDL INI File] --->
[Verilog2001] ---> [オン]


[HDL Options] タブ :
オプションはすべてデフォルトのままにしておいてください。


[Xilinx Specific Options] タブ :
[Add I/O Buffers] ---> オン
[Max Fanout] ---> [500]
[Number of clock Buffers] ---> [16]
[Register Duplication] ---> オフ
[Equivalent Register Removal] ---> オフ
[Register Balancing] ---> [No]
[Move First Flip-Flop Stage] ---> [N/A]
[Move Last Flip-Flop Stage] ---> [N/A]
[Pack I/O Registers into IOBs] ---> [No]
[Slice Packing] ---> オフ
[Convert Tristates to Logic] ---> [No]
[Optimize Instantiated Primitives] ---> オフ

[Translate] のプロパティ

[Use LOC Constraints] ---> オン
[Netlist Translation Type] ---> [Timestamp]
[Macro Search Path]
[Create I/O Pads from Ports] ---> オフ
[Allow Unexpanded Blocks] ---> オン
[User Rules File for Netlist Launcher]
[Allow Unmatched LOC Constrains] ---> オフ
[Preserve Hierarchy on Sub Module] ---> オフ
Other Ngdbuild Command Line Options

[Map] のプロパティ

[Perform Timing Driven Packing and Placement] ---> オン
[Map Effort Level] ---> [High]
[Trim Unconnected Signals] ---> オン
[Replicate Logic to Allow Logic Level Reduction] ---> オン
[Allow Logic Optimization Across Hierarchy] ---> オン
[Map to Input Functions] ---> [4]
[Optimization Strategy(Cover Mode)] ---> [Speed]
[Generate Detailed MAP Report] ---> オン
[MAP Guide Design File(.ncd)]
[MAP Guide Mode] ---> [None]
[Convert Guide File to 6.1i Format] ---> オフ
[Use RLOC Constraints] ---> オン
[Pack I/O Register/Latches into IOBs] ---> [Off]
[Disable Register Ordering] ---> オフ
[CLB Pack Factor Percentage] ---> [100]
[Tri-state Buffer Transformation Mode] ---> [Off]
[Map Slice Logic into Unused Block RAMs] ---> オフ
Other Map Command Line Options


[Place & Route] のプロパティ

[Place & Route Effort Level(Overall)] ---> [High]
[Placer Effort Level(Overrides Overall Level)] ---> [High]
[Router Effort Level(Overrides Overall Level)] ---> [High]
[Extra Effort (Highest PAR level only)] ---> [None]
[Starting Placer Cost Table(1-100)] ---> [1]
[Place And Route Mode] ---> [Normal Place and Route]
[PAR Guide Design File(.ncd)]
[PAR Duide Mode] ---> [None]
[Convert Guide File to 61i Format] ---> オフ
[Use Timing Constrains] ---> オン
[Use Bonded I/Os] ---> オフ
[Generate Asynchronous Delay Report] ---> オフ
[Generate Place & Route Static Timing Report] ---> オン
[Generate Place & Route Simulation Model] ---> オフ
Other Place & Route Command Line Options



コマンド ラインで XST を実行する場合、次のオプションを設定する必要があります。

-hierarchy_separator /
-keep_hierarchy YES
-register_duplication NO
-equivalent_register_removal NO
-slice_packing NO

さらに、MAP では、コマンド ラインに次のオプションを入力する必要があります。
map -ignore_keep_hierarchy

AR# 20902
日付 04/06/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加