22302 - LogiCORE FIFO Generator v2.3 - リリース ノートと既知の問題
LogiCORE FIFO Generator v2.3 - リリース ノートと既知の問題
| アンサー # | 22302 |
| パーツ | CORE Generator - FIFO Generator |
| 最終更新日 | 2006-01-27 00:00:00.0 |
| ステータス | Active |
| キーワード | CORE Generator, COREGen, IP, update, 8.1i, ip1_i, fifo, generator, fifogen, asynchronous, synchronous, common, clocks, memory, BRAM, RAMB16, FIFO16, asynch, asymmetric, non-symmetric, first, word, fall, through, fwft, アップデート, 非同期, 同期, 共通, クロック, メモリ, 非対称, ファースト, ワード, データ, カウント |
問題の詳細
キーワード : CORE Generator, COREGen, IP, update, 8.1i, #, ip1_h, fifo, generator, fifogen, asynchronous, synchronous, common, clocks, memory, BRAM, RAMB16, FIFO16, asynch, asymmetric, non-symmetric, first, word, fall, through, fwft, アップデート, 非同期, 同期, 共通, クロック, メモリ, 非対称, ファースト, ワード, データ, カウント
このリリース ノートは、8.1i IP アップデート 1 でリリースされた FIFO Generator 2.3 コアに関するものです。内容は次のとおりです。
- 新機能
- 修正点
- 既知の問題
IP アップデート に関するインストール方法およびデザイン ツール要件に関しては、(Xilinx Answer 22155) を参照してください。
ソリューション
v2.3 の新機能- オプションのリセット ピン
- ISE 8.1i のサポート
v2.3 のバグ修正
- サマリ ページにレポートされる深さが正確でないことがある
- カスタマイズ用のユーザー インターフェイスの表示が途中で切れることがある
v2.3 の既知の問題
- (Xilinx Answer 22462) FIFO16 フラグが正しく機能しない
- (Xilinx Answer 22720) FIFO16 FIFO Generator のインプリメンテーションでのビヘイビア モデルのサポート
- (Xilinx Answer 20278) PROG_EMPTY および PROG_FULL が間違ってアサートされる
- (Xilinx Answer 20291) シミュレーションで「*/X_FF RECOVERY Low VIOLATION ON SET WITH RESPECT TO CLK」という警告メッセージが表示される
- (Xilinx Answer 20271) リセットで「Error: /proj/xbuilds/G.36/verilog/src/simprims/X_RAMB16.v(4289): $hold(..."」というシミュレーション エラー メッセージが表示される
- (Xilinx Answer 22014) リセットで「Error: /proj/xbuilds/G.36/verilog/src/simprims/X_RAMB16.v(4289): $hold(...」というエラー メッセージが表示される
- (Xilinx Answer 22722) FIFO Generator のユーザー ガイドの入手先について