22311 - LogiCORE Distributed Memory Generator v2.1 - リリース ノートと既知の問題

アンサー #	22311
パーツ	CORE Generator Distributed Memory Generator
最終更新日	2006-07-20 00:00:00.0
ステータス	Active
キーワード	CORE, CORE Generator, COREGen, IP, update, 8.1i, ip1_i, mem, memory, asynch, asymmetric, non-symmetric, RAM, アップデート, メモリ, 非同期, 非対称

ソリューション

Distributed Memory Generator v2.1 LogiCORE は、サポートされるデバイス ファミリの新規デザインで分散メモリが必要な場合に、必ず使用する必要があります。 このコアは、これまでリリースされたすべてのバージョンの Distributed Memory LogiCORE に置き換わるものです。

Distributed Memory Generator と Distributed Memory LogiCORE の違いについては、(Xilinx Answer 21416) を参照してください。

新機能

- シングルおよびデュアル ポート分散 RAM の初期化
- ISE 8.1i をサポート
- ビヘイビア モデルで順次割り当てに 100ps の遅延を追加

修正点

- SRL16 を使用したワード数が 16 ビット のメモリに対して不正な ASY ファイルが生成される問題を修正
- base10 のデフォルト値を 32 ビットより大きな値に設定できない問題を修正
- GUI とバージョン情報ファイルに表示されるサポート ファミリが異なる問題を修正
- デフォルト データが右ではなく左に揃えられる問題を修正
- ビヘイビア モデルでアドレス バスで指定できるワード数が実際に必要なワード数より大きい状況が考慮されていないという問題を修正

既知の問題

- 大型の Distributed Memory Generator IP を生成しようとすると、CORE Generator でメモリ不足になりコアが生成されません。 詳細は、(Xilinx Answer 21393) を参照してください。