22321 - LogiCORE PCI v3.160、PCI-X v5.160、PCI v4.1、PCI-X v6.1、PCI/PCI UCF Generator v2.1 - 8.2i IP アップデート 2 のリリース ノートと既知の問題 (8.2i_IP2)

アンサー #	22321
パーツ	IP SystemIO
最終更新日	2006-12-18 00:00:00.0
ステータス	Active
キーワード	CORE, CORE Generator, COREGen, build 155, build 105 build 95, 32, 64, 66, 133, 33, NGO, pci_lic_i, pcix_fast, pcix_core, リリース ノート, 既知, 問題, コア

ソリューション

PCI UCF Generator の CORE Generator アップデート (8.2i IP アップデート 3) が利用できるようになりました。 このアップデートは、現在の 8.2i i インストールを上書きするようにダウンロードおよびインストールする必要があります。 アップデートの詳細は、(Xilinx Answer 24226) を参照してください。

入手先は次のとおりです。
http://www.xilinx.co.jp/xlnx/xil_sw_updates_home.jsp.

メモ : 今回のリリースには、PCI v3.160、PCI-X v5.160、PCI v4.1、または PCI-X v6.1 コアのアップデートはありません。

PCI/PCI-X UCF Generator v2.1

- IP の進捗状況バーが 60% で止まってしまう場合があります。 詳細は、(Xilinx Answer 21865) を参照してください。
- タイミングが満たされない UCF ファイルがあります。 詳細は、(Xilinx Answer 22671) を参照してください。

これまでのリリース情報

PCI v3.160、PCI-X v5.160、PCI v4.1、または PCI-X v6.1

- 「ERROR:Portability:74 - Port_Compress::UnCompress() : (Z_DATA_ERROR) input data was corrupted」というエラーが原因で、PCI32、PCI64、または PCI-X コアが生成できない場合は(Xilinx Answer 24171) を参照してください。

8.2i IP アップデート 1 の新機能

- Virtex-5 デバイスをターゲットとする新しいコアが含まれています。 PCI コアの場合は v4.1、PCI-X コアの場合は v6.1 を使用します。Virtex-4 以前のデバイスをターゲットとする場合は、PCI では v3.160、 PCI-X では v.5.160 を使用してください。v3.160 および v5.160 は、Virtex-5 デバイスには使用できません。

- UCF Generatorに Spartan-3E 33MHz UCF 生成のサポートを追加しました。

8.2i IP アップデート 1 の既知の問題

PCI 32 ビットおよび 64 ビット v3.160

- Virtex-4 デバイスでのタイミング クロージャに関する一般的な情報は、(Xilinx Answer 22921) を参照してください。
- 製造中止になった XC2S30PQ208 および XC2S100FG456 については、(Xilinx Answer 22678) を参照してください。
- Virtex-4 UCF ファイルのコメント行については、(Xilinx Answer 22963) を参照してください。
- Spartan-3E に PCI をインプリメントする際の注意事項については、(Xilinx Answer 22589) を参照してください。

PCI-X 64 ビット v3.105
- なし

PCI 32 ビットおよび 64 ビット v4.1

- 8.2i sp1 がインストールされていない場合、トライステート出力を含む PCI および PCI-X デザインに対して 8.2i NetGen で不正なバックアノテート シミュレーション モデルが生成されるため、タイミング シミュレーションが機能しません。 この問題は、8.2i サービス パック 1 をインストールすると修正されます。

- 8.2i または 8.2i SP 1 を使用して PCI および PCI-X デザインでマップを実行すると、コアのリセット パスに余分なインバータが挿入されます。 論理シミュレーションは正しいものですが、マップ後のものはハードウェアへのインプリメンテーションも含め機能しません。 この問題は、8.2i SP2 で修正されています。

PCI-X 64 ビット v6.1

- 8.2i sp1 がインストールされていない場合、トライステート出力を含む PCI および PCI-X デザインに対して 8.2i NetGen で不正なバックアノテート シミュレーション モデルが生成されるため、タイミング シミュレーションが機能しません。 この問題は、8.2i サービス パック 1 をインストールすると修正されます。

- 8.2i または 8.2i SP 1 を使用して PCI および PCI-X デザインでマップを実行すると、コアのリセット パスに余分なインバータが挿入されます。 論理シミュレーションは正しいものですが、マップ後のものはハードウェアへのインプリメンテーションも含め機能しません。 この問題は、8.2i SP2 で修正されています。

- PCI-X v6.1 GUI の 4 ページ目で、MSI 機能に対して要求されるベクタの数を指定できるようになっていますが、 これはデフォルトの [1 Message] のままにしておく必要があります。 デフォルト以外の値を選択すると、コアが生成されません。 この問題は、 次のリリース (2006 年 12 月) で修正される予定です。

- PCI-X v6.1 GUI の 4 ページ目で、指定したアドレスで機能リストを続けるよう選択できます。 80h ～ FFh の値を指定できます。 現在のところ、このフィールドには数字しか使用できません。 たとえば、80、84、90、94 などの値は有効ですが、 8A、8C、AA、AB などの数字以外の値を指定すると、コアの生成中に CORE Generator がクラッシュします。 この問題は、 次のリリース (2006 年 12 月) で修正される予定です。

PCI/PCI-X UCF Generator v1.0

- IP の進捗状況バーが 60% で止まってしまう場合があります。 詳細は、(Xilinx Answer 21865) を参照してください。

- タイミングが満たされない UCF ファイルがあります。 詳細は、(Xilinx Answer 22671) を参照してください。

8.2i の既知の問題

PCI 32 ビットおよび 64 ビット v3.155

- Spartan-3E の PCI のインプリメント方法については、(Xilinx Answer 22589) を参照してください。

- 製造中止になった XC2S30PQ208 および XC2S100FG456 については、(Xilinx Answer 22678) を参照してください。

- 8.1i サービス パック 2 でも Spartan-3E のデザインがタイミングを満たさない場合は、(Xilinx Answer 22914) を参照してください。

- Virtex-4 の 66MHz デザインで PAR の配置の問題によりクロック ネットが配線されない問題については、(Xilinx Answer 22924) を参照してください。

Virtex-4 デバイスでのタイミング クロージャに関する一般的な情報は、(Xilinx Answer 22921) を参照してください。

- Virtex-4 UCF ファイルのコメント行については、(Xilinx Answer 22963) を参照してください。


PCI-X 64-ビット v3.105

-なし

PCI/PCI-X UCF Generator v1.0

- IP の進捗状況バーが 60% で止まってしまう場合があります。 詳細は、(Xilinx Answer 21865) を参照してください。

- タイミングが満たされない UCF ファイルがあります。 詳細は、(Xilinx Answer 22671) を参照してください。

- PCI/PCI-X UCF Generator の GUI が、画面によっては正しく表示されない場合があります。 これは、アドバンス設定のポップアップまたはデバイス グラフィックの下にある 2 つ目のパネルの横方向スクロールバーが原因で、システムのフォント設定が PCI/PCI-X の GUI と合わないために発生しています。 可能であれば、フォントを 10pt の Sans に変更してください。