UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 22374

LogiCORE Viterbi Decoder - 入力データが非常に規則的であるためビット エラー レート (BER) が予測できない場合について

説明

キーワード : Viterbi, Convolutional, error, correction, regular, BER, エラー, 訂正, 規則的

入力データが非常に規則的であるためにビット エラー レートが予測できない場合、どうすればよいか教えてください。

ソリューション

入力データが規則的すぎると、Viterbi デコーダのトレースバックが失われる可能性があります。この場合、コアに Best State オプションを追加することをお勧めします。このオプションを追加すると、トレースバックが適したステートから開始され、ビット エラー レートが改善されます。

LogiCORE Viterbi Decoder のリリース ノートおよび既知の問題の詳細なリストは、(Xilinx Answer 29448) を参照してください。

AR# 22374
日付 09/23/2009
ステータス アーカイブ
種類 一般
このページをブックマークに追加