| アンサー # |
22381
|
| パーツ |
CORE Generator SPI-3 PHY |
| 最終更新日 |
2006-07-11 00:00:00.0 |
| ステータス |
Active |
| キーワード |
CORE Generator, COREGen, IP, update, # 1, ip1_h, spi-3, spi3, system, packet, interface, SONET, sonnet, oif, oc-48, physical, layer, アップデート, システム, パケット, インターフェイス, 物理, レイヤ, 層 |
問題の詳細
キーワード : CORE Generator, COREGen, IP, update, # 1, ip1_i, spi-3, system, packet, interface, SONET, sonnet, oif, oc-48, physical, layer, アップデート, システム, パケット, インターフェイス, 物理, レイヤ, 層
このリリース ノートは、8.1i IP アップデートでリリースされた SPI-3 (POS-PHY L3) 物理層コア v4.1 に関するもので、次の内容が記載されています。
- 新機能
- 修正点
- 既知の問題
インストール方法およびデザイン ツール要件に関しては、(Xilinx Answer 22155) を参照してください。
このコアは、ISE 8.2i の DVD に含まれています。
ソリューション
v4.1 の新機能 - ISE 8.1i のサポート追加
- NC-Sim のサポート追加
v4.1 のバグ修正 ありません。
4.1 の既知の問題 -
(Xilinx Answer 22717) デザイン例のテストベンチで、選択した最大チャネル数を超えるアドレスにパケットが送信される
-
(Xilinx Answer 22027) PAR で「INFO:Par:62 - Your design did not meet timing.」というメッセージが表示される
-
(Xilinx Answer 22042) LogiCORE SPI-3 PHY v4.0 - UCF で DCM の配置制約が必要な場合について
-
(Xilinx Answer 22043) 「ERROR:Place:207 - Due to SelectIO banking constraints, the IOBs in your design cannot be automatically placed.」というエラー メッセージが表示される
-
(Xilinx Answer 22028) BitGen で「ERROR:PhysDesignRules:755 - IOB comp <TX_DTPA(16)> at location <AH34> is VCCO」というエラー メッセージが表示される
-
(Xilinx Answer 22053) デザイン例のシミュレーションで、デモ テストベンチが最大チャネル数 (ユーザー インターフェイスで指定) を超えるアドレスにパケットを送信する