22499 - Virtex-4 FX - RocketIO Wizard v1.0 のリリース ノートおよび既知の問題

アンサー #	22499
トピック	HW-Rocket_IO
最終更新日	2008-05-19 00:00:00.0
ステータス	Active
デバイス	-
デザイン ツール	-
IP	-
ボードとケーブル	-

ソリューション

サポートされる OS

ISE 8.1i でサポートされるすべてのプラットフォームがサポートされます。

要件

1. ザイリンクス サイトへのアカウントが必要です。次のサイトで [サインイン] リンクをクリックするとカウントを作成できます。
http://japan.xilinx.com/support/mysupport.htm
2. ISE 8.1i サービス パック 2 以降がインストールされていることを確認します。サービス パックは、次のサイトからダウンロードできます。
http://japan.xilinx.com/xlnx/xil_sw_updates_home.jsp

インストール

メモ : インストールのプロセスを中断しないでください。インストール中、表示されるポップアップ メッセージを承諾する必要があります。ほかのウインドウを開いている場合は、ポップアップがその背後に表示されることがあります。

方法 1

ファイアウォール内で作業していて、プロキシ設定が不明な場合は、この手順に従ってください。

1. 次のサイトにアクセスします。
http://japan.xilinx.com
2. ページ上部にある [ダウンロード] ボタンをクリックします。
3. [1. ダウンロード タイプを選択] で [ISE IP アップデート] を選択します。
4. [1. ISE バージョンを選択] で[8.1i] を選択します。
5. [3. OS を選択] で適切な OS を選択します。
6. [検索] をクリックします。
7. ダウンロード可能な ZIP ファイルのリストが表示されます。
8. [IP Update] に表示されたすべての ZIP ファイルをダウンロードします。
9. ISE 8.1i のインストール ディレクトリに ZIP ファイルを解凍します。
10. ファイルの解凍には、WinZip などの ユーティリティを使用してください。ZIP ユーティリティがない場合は、次の手順に従ってください。
Linux 上の Unix シェル :
$Xilinx/bin/lin/unzip -d $Xilinx zip-file-name
Solaris 上の Unix シェル :
$Xilinx/bin/sol/unzip -d $Xilinx zip-file-name
Windows コマンド プロンプト :
%Xilinx%/bin/nt/unzip -d %Xilinx% zip-file-name
ここで、$Xilinx または %Xilinx% は、ISE 8.1i がインストールされている場所を示します。

方法 2

この方法は自動的に実行されますが、ファイアウォールが有効な場合は、プロキシ設定を確認してください。

1. [スタート] -> [プログラム] -> [Xilinx ISE 8.1i] -> [アクセサリ] -> [CORE Generator] をクリックして CORE Generator を起動します。
2. CORE Generator の GUI で、[Tools] -> [Updates Installer] をクリックします。ここで、CORE Generator のプロジェクト作成が必要な場合があります。
3. CORE Generator で、インストールの完了後にツールを終了するという警告メッセージが表示されます。[Accept] をクリックします。
4. ファイアウォールが有効な場合、プロキシ設定を入力するダイアログ ボックスが表示されます。
5. IP アップデート インストーラが起動し、ISE 8.1i に対してダウンロード可能な IP アップデートのパッケージが一覧表示されます。
6. ドキュメントへのリンクをクリックすると、各アップデートの詳細情報が表示されます。
7. [ISE 8.1i Virtex-4 RocketIO Wizard 1.0] をクリックします。
8. [Install Selected] をクリックします。
9. ほかのインストールが必要なことを示すダイアログ ボックスが表示されたら、[OK] をクリックします。
10. japan.xilinx.com/support の登録ユーザー ID およびパスワードを入力するダイアログ ボックスが表示された場合は、それらの情報を入力します。
11. 指定したダウンロードのダウンロードおよびインストールが実行され、CORE Generator が終了します。

インストールの検証

適切なプロジェクト設定で CORE Generator を起動し、ファンクション別のリストから [FPGA Features and Design] -> [IO Interfaces] -> [RocketIO Wizard 1.0] をクリックし、コアが正しくインストールされていることを確認します。

新機能

- RocketIO MGT をコンフィギュレーションするためのカスタム ラッパを作成できます。
- 次のプロトコルを、MGT のコンフィギュレーションまたはカスタム プロトコルのテンプレートとして使用できます。
---- ギガビット イーサネット
---- OC-48
---- GPON
---- PCI Express
---- XAUI
---- Aurora
- Virtex-4 FX のエンジニアリング シリコンが、適切なアナログ設定で、また適宜補正ブロックでサポートされています。
- 各カスタム ラッパによってサンプル デザインおよびテストベンチが作成され、それらを使用するためのスクリプトも作成されます。
- サンプル デザインには、ハードウェアにおけるカスタム ラッパを監視するための ChipScope モジュールが含まれます。
- 次に示す Virtex-4 RocketIO 機能をカスタム ラッパに組み込むことができます。
---- 1 バイト、2 バイト、または 4 バイトのデータパス幅
---- アナログまたはデジタル CDR (クロック データ リカバリ) を使用する、622Mbps ～ 6.25Gbps のライン レート
---- プログラマブル カンマ アライメント、チャネル ボンディング、およびクロック コレクション
---- TX スキューを最小にするための TX 同期化
---- レイテンシを減少させるためのバッファ バイパス モード
---- TX および RX の CRC ブロック
---- 柔軟性のある配置およびクロッキング オプション
---- オプションのエンコーディング/デコーディング
---- オプションの内部 AC カップリング
---- オーバーサンプリング プロトコルの Lock-to-Reference オプション
---- OOB 信号伝送
---- ループバック

既知の問題

- 開発の時点では、64B66B をサポートするデバイスを使用できなかったため、64B66B オプションは、ハードウェア上ではテストされていません。
- パッケージによっては、XAUI などのマルチレーン プロトコル ファイルで必要な MGT すべてがオンにならない場合があります。ラッパに含まれないレーンがある場合はラッパを再度カスタマイズし、2 ページ目で、オンになっていない MGT を選択してください。
- 2 ページ目 (配置のカスタマイズ画面) で、FF672 パッケージの XC4VFX60 にあるボンディングされていない MGT を選択できるようになっていますが、MGT X0Y0、X0Y1、X1Y0、および X1Y1 は外部ピンに接続されていません。これらの MGT が選択されていて、ボンディングされた ＭＧＴ が必要な場合は、再度カスタマイズしてください。
- TX ライン レートと RX ライン レートが一致しない場合のコンフィギュレーションは厳しくテストされておらず、機能しない場合があります。
- TX と RX に異なるデータ幅を使用するコンフィギュレーションのサンプル デザインが機能しない場合があります。
- 3 ページ目で [no encoding]/[no decoding] を選択する場合、選択したシリコン バージョンでサポートされているラン レングスを使用するようにしてください。
- サンプル デザインでは、CRC がほとんどサポートされていません。ラッパによって CRC ブロックがコンフィギュレーションされますが、さらに、そのテストと接続作業が必要になります。
- カンマ アライメントの境界 (4 ページ目) がデータ パス幅より小さい場合、MGT で入力データを複数の位置に揃えることができます。サンプル デザインではこの点が考慮されていないため、データが正しく受信された場合でもエラーが表示されることがあります。
- サンプル デザインには、現在のところ、チャネル ボンディングおよびクロック コレクションを実行するブロックが含まれていません。
- シミュレーションでは、OOB 信号伝送がサポートされていません。
- GT11 SmartModel では、リファレンス クロックの一部の周期の丸め誤差が原因で、RX のディスパリティ エラーが発生します。シミュレーションで、MGT のラッパが適切にロックしてもディスパリティ エラーが多数表示される場合、testbench/example_tb.v(hd) を変更し、REFCLK の周期を 0.01 増分または減分してください。