UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 24165

LogiCORE Ethernet 1000BASE-X PCS/PMA または SGMII v8.0 - Virtex-5 GTP 伝送信号の LOC 制約の修正

説明

キーワード : MGT, timing, LXT, タイミング

Virtex-5 LXT ES シリコンで、タイミングを満たすため、デバイスと GTP 間の伝送信号にレジスタを付けて、固定する必要があります。 サンプル デザインの UCF で 5VLX50T GTP_DUAL_X0Y2 に対し LOC 制約が提供されます。 異なるデバイスまたは GTP が使用される場合の正しい制約の生成方法については次のソリューションを参照してください。

ソリューション

ソリューション A

1. FPGA から GTP への信号はすべてレジスタを付けてロックする必要があります。 次の UCF 構文は、LogiCORE Ethernet 1000BASE-X PCS/PMA または SGMII v8.0 サンプル デザインの UCF ファイルで、レジスタを付ける信号を示しています。

#***********************************************************
# fabric to GTP constraints for the core attached to GTP 0 *
#***********************************************************
# Please align with your chosen GTP (the following are for
# GTP_DUAL_X0Y2 GTP0 in the 5vlx50t device).
# Slice locations for any GTP in any part can be obtained
# by running the GTP RocketIO Wizard
INST "core_wrapper/rocketio/txchardispmode0_reg" LOC = "SLICE_X58Y57";
INST "core_wrapper/rocketio/txchardispval0_reg" LOC = "SLICE_X58Y57";
INST "core_wrapper/rocketio/txcharisk0_reg" LOC = "SLICE_X58Y57";
INST "core_wrapper/rocketio/txdata0_reg_0" LOC = "SLICE_X58Y56";
INST "core_wrapper/rocketio/txdata0_reg_1" LOC = "SLICE_X58Y56";
INST "core_wrapper/rocketio/txdata0_reg_2" LOC = "SLICE_X58Y56";
INST "core_wrapper/rocketio/txdata0_reg_3" LOC = "SLICE_X58Y56";
INST "core_wrapper/rocketio/txdata0_reg_4" LOC = "SLICE_X59Y56";
INST "core_wrapper/rocketio/txdata0_reg_5" LOC = "SLICE_X59Y56";
INST "core_wrapper/rocketio/txdata0_reg_6" LOC = "SLICE_X59Y56";
INST "core_wrapper/rocketio/txdata0_reg_7" LOC = "SLICE_X59Y56";

2. ほかのパーツおよびほかの GTP 用に制約を生成するには、正しいデバイスをターゲットにして CORE Generator で RocketIO GTP Wizard を実行します。 次のオプション以外のすべてのオプションはデフォルトのままにします。

- RocketIO GTP Wizard の 1 ページ目で、使用する GTP を選択します。

- RocketIO GTP Wizard の 2 ページ目で、次の内容を選択します。
シリコン : ES
ターゲットライン レート : 1.25 Gbps
refclk: 125
プロトコル テンプレート : gigabit ethernet

- 3 ページ目で、次のアイテムをオンにします。
TXCHARDISPMODE
TXCHARDISPVAL

3. 出力には、GTP ラッパ コード <coregen_project>/<core_name>/src/<corename>.v (vhd) にエンベデッドされている制約が含まれます。 このファイルに含まれるロケーション制約は、上記の UCF 制約を置き換えるために使用されます。

たとえば、次の内容は、このファイルの一部です。 まったく同じではありませんが、同じような名前が記述されています。
*************************** MAXDELAY and LOC constraints ********************
attribute loc : string;
attribute maxdelay : string;
attribute loc of tile0_txdata0_r_0_i : label is "SLICE_X58Y56";
attribute loc of tile0_txdata0_r_1_i : label is "SLICE_X58Y56";
attribute loc of tile0_txdata0_r_2_i : label is "SLICE_X58Y56";
attribute loc of tile0_txdata0_r_3_i : label is "SLICE_X58Y56";
attribute loc of tile0_txdata0_r_4_i : label is "SLICE_X59Y56";
attribute loc of tile0_txdata0_r_5_i : label is "SLICE_X59Y56";
attribute loc of tile0_txdata0_r_6_i : label is "SLICE_X59Y56";
attribute loc of tile0_txdata0_r_7_i : label is "SLICE_X59Y56";
attribute loc of tile0_txchardispmode0_r_0_i : label is "SLICE_X58Y57";
attribute loc of tile0_txchardispval0_r_0_i : label is "SLICE_X58Y57";
attribute loc of tile0_txcharisk0_r_0_i : label is "SLICE_X58Y57";

ソリューション B

ロケーション制約は手動で計算することもできます。
1. V5LX50T を使用している場合は、X 座標はすべての GTP ロケーションに対しすべて同じです。 V5LX110T をターゲットにしている場合、X 座標 58 は 106 に、X 座標 59 は 107 に置き換える必要があります。

2. 1 つ上の GTP_DUAL ロケーションに移動するには、Y 座標に 20 足します。 1 つ下の GTP ロケーションに移動するには、Y 座標から 20 引きます。
AR# 24165
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加