UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 24729

9.1i GTP SmartModel タイミング シミュレーション - Modelsim VHDL/Verilog シミュレーションで TXN/TXP 出力で不正なデータが見られる

説明

キーワード : smartmodel, MGT, undefined, XAUI , Virtex-5, gtp_dual, 未定義

9.1i およびそれ以前のバージョンのライブラリを使用して Modelsim の VHDL または Verilog タイミング シミュレーションを実行していると、GTP_DUAL の TXN/TXP 出力で不正なデータが見られます。

ソリューション

GTP_DUAL には大きなクロック挿入遅延があります。 入力データはクロックよりもかなり速く内部フリップフロップに到達します。 このため、セットアップ遅延が負の値になります。これは、Timing Analyzer で確認、または SDF ファイルにアノテートされています。 セットアップが負の値であるということは、クロック エッジに到達した後にデータがフリップフロップに到達するということです。 セットアップ遅延が負の値になる前に到達するデータは有効なデータです。

Modelsim では、クロック エッジ後、セットアップ タイム前にデータが変化すると、不正データが内部に保存されます。 この不正データは、クロック エッジのときにあらわれます。 ユーザー クロックの立ち上がりエッジ前にデータが変化するのに十分なタイミング マージンがある場合、シミュレーションは正しく動作します。

この問題は Modelsim でのみ見られる問題です。 NCSIM および VCS シミュレーションには影響しません。 この問題の修正方法は現在調査中です。

AR# 24729
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加