UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 29170

11.3 System Generator for DSP - Synplify を使用して合成した場合、System Generator for DSP で生成された HDL のシミュレーションの最初にシミュレーションの不一致が発生する理由

説明

Synplify を使用して合成した場合、System Generator for DSP で生成された HDL のシミュレーションの最初にシミュレーションの不一致が発生するのはなぜですか。

ソリューション

これは既知の問題で、Synplify および Synplify Pro でシフト レジスタの遅延ラインを駆動する定数が不正に最適化されてしまい、遅延が削除され定数値が早く出されてしまうために発生します。

AR# 29170
日付 05/22/2014
ステータス アーカイブ
種類 一般
このページをブックマークに追加