UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 29209

LogiCORE Fast Fourier Transform (FFT) - リリース ノートおよび既知の問題

説明

このアンサーは、 CORE Generator の LogiCORE IP Fast Fourier Transform (FFT) コアのリリース ノートおよび既知の問題を説明します。コアの各バージョンについて、次の情報が掲載されています。
  • 新機能
  • 修正点
  • 既知の問題
LogiCORE Fast Fourier Transform ラウンジ :
http://japan.xilinx.com/products/ipcenter/FFT.htm

この FFT はこれまでにリリースされているすべてのザイリンクス FFT コアに置き換わるものです。

ソリューション

LogiCORE Fast Fourier Transform (FFT) の一般的な問題

LogiCORE Fast Fourier Transform (FFT) v8.0
ISE Design Suite 12.3、Vivado 2012.1 ツールでリリース

新機能
  • ISE 12.3 ツールをサポート
  • AXI4-Streaming インターフェイス

修正点
  • なし

既知の問題 (ISE)
  • なし
既知の問題 (Vivado)
  • (ザイリンクス アンサー 50907) Vivado シミュレーション - 統合 ModelSim シミュレーション フローで -novopt を使用する方法
  • (ザイリンクス アンサー 50909) 2012.2 Vivado シミュレータ - ビヘイビアー シミュレーション フローを使用して Vivado シミュレータで IP をシミュレーションしようとするとエラーまたは不一致が発生する
  • (ザイリンクス アンサー 50877) 浮動小数点インターフェイスを含む FFT を使用した場合に、ModelSim 10.1a を使用する Vivado でシミュレーションすると、エラーが発生する
  • (ザイリンクス アンサー 53465) 2012.4 Vivado シミュレータ - DSP デジタル通信コアをシミュレーションすると「Error: Failed to find design work <Core name>」というエラー メッセージが表示される

LogiCORE Fast Fourier Transform (FFT) v7.1

ISE Design Suite 12.1 でリリース

新機能
  • ISE 12.1 ツールをサポート

修正点

既知の問題
  • なし

LogiCORE Fast Fourier Transform (FFT) v7.0

ISE 11.2 デザイン ツールでリリース

新機能
  • ISE 11.2 ツールをサポート
  • Virtex-6、および Spartan-6 デバイスをサポート
  • 複雑な乗算器の作成に LUT を使用するオプション
  • コンフィギュレーション可能な入力データ タイミング (オフセット/3 クロック サイクル オフセットなし)
修正点
  • CR479713 : Radix-4 でリソース カウントが 2 桁間違っている可能性がある
  • CR493695、CR504822 : C モデルのタブにあるリンク先の URL が間違っている
  • CR503204 : URL をクリックした後、テキストが表示されなくなり、GUI が再度開くまで空のページが表示される
  • 状況 : 特性の表 (表 7、8、9) の「Test」セクションのエントリ 5 ~ 16 が間違っている
  • CR517653 : Radix-4、Radix-2、Radix-2 Lite の資料にサポートされている入力フォーマットが記述されていない
  • CR500087 : 複素乗算の後の単純丸めに関する情報がデータシートに記載されていない
  • CR500986 : Virtex-4 の Q、QR ファミリを使用していると FFT v6.0 でエラーが発生する
  • CR492572 : C モデルがいくつかの浮動小数点テストケースで停止する
  • CR492647 : C モデルのユーザー ガイドにある Linux の手順が間違っている
  • CR492205 : C モデルのユーザー ガイドで入力および出力データの順序が記載されていない
既知の問題

LogiCORE Fast Fourier Transform (FFT) v6.0

ISE 10.1 IP アップデート 3 でリリース

新機能

  • ISE 10.1 ツールをサポート
  • データおよび位相係数の精度を 34 ビットに増加
  • パイプライン、ストリーミング I/O アーキテクチャにブロック浮動小数点のサポートを追加
  • IEEE 単精度浮動小数点をサポート
修正された問題
  • CR451474 : FFT のデータシートに C_CHANNELS が C モデルに必要なジェネリックだと間違って記載されている
    状況 : C_CHANNELS ジェネリックはジェネリック一覧表にありましたが必須ではありません。
  • CR451971 : 有限ワード長の注意事項に、出力幅の式を詳細に記述すべき
    状況 : 情報が不足しています。
  • CR455207 : FFT 5.0 - [Implementation Options] で [Automatically Select] をオンにすると、3 ページ目のオプションの 1 つが淡色表示される
    状況 : [Implementation Options] で [Automatically Select] をオンにし、インプリメンテーションに [Pipelined, Streaming I/O] が選択されると、[Number of Stages using Block RAM] が淡色表示され 0 が赤字で表示されます。
    回避策 : [Automatically Select] ではなく [Pipelined, Streaming I/O] をオンにしてください。
  • CR470372 : FFT v5.0 - 制御ロジックの優先順位が記載されていない。
    状況 : CE/SCLR の優先順位が記載されていません。
  • CR476344 : データシートにクロック イネーブルの使用方法が記載されていない。
    状況 : クロック イネーブルのビヘイビアー (コア全体の一時停止かコアの一部のみの停止か)
  • CR471437 : リセット後のマルチチャネル Radix-2 テストケースでシミュレーション結果が一致しない
    状況 : 出力データ フレームと C モデルの出力の間のシミュレーションが一致しません。
  • CR474735 : バタフライ ステージ間のオーバーフロー処理に関する詳細の追加要望
    状況 : データシートにオーバーフロー発生後のデータのステートについての記述がありません。
  • CR473116 : FFT v5.0 - データシートにある偶数丸めの記述が間違っている
    状況 : コアで使用されている丸め処理がデータシートの記述と一致しません。
  • CR471439 : Virtex-5 および Virtex-4 のパフォーマンス表にあるポイント サイズ値が間違っている。
    状況 : CT スキャナーのポイント サイズ エントリ 15 と 16 が間違っています。
既知の問題

LogiCORE Fast Fourier Transform (FFT) v5.0

ISE 9.2i IP アップデート 2

新機能

  • ISE 9.2i ツールをサポート
  • 固定小数点ビットのビット精度 C モデル
  • OFDM システムにプログラム可能なサイクリック プレフィックス挿入
  • ストリーミング FFT に自然順序出力でのメモリ低減
  • Radix-2 および Radix-4 のループ エンジンのマルチチャネル サポート
  • マルチチャネル モードの各チャネルに FWD/INV 制御
  • CORE Generator の GUI でレイテンシ フィードバック
  • クロック周波数およびリソース使用率の向上
修正された問題
  • CR437634 : ストリーミング アーキテクチャの 3-DSP の複素乗数器でデータに関するエラーが発生する
    データ サンプルがスワップされる場合があります。
    この問題を回避するには、高速複素乗算器 (4 個の DSP48) を使用します。
  • CR436649 : FFT GUI で、ブロック RAM の数を 18K ブロック RAM の数で示すべき
    Virtex-5 の場合、CORE Generator FFT GUI でブロック RAM が 36K なのか 18K が表示されていませんでした。
  • CR434883 : マルチチャネルの FFT が選択されている場合最大スループット値/制限を変更すべき
    マルチチャネル FFT の場合、Radix-2 Lite アーキテクチャのみがサポートされているので、25 MSPS に基づいて最大スループットが算出されるべきでした。
  • CR434679 : Spartan-3A DSP DSP48A バタフライで、48 ビットの加算器をインプリメントできるはずなのにできない。
    Spartan-3A DSP の DSP48A (スピード最適化) バタフライでは、48 ビットではなく 30 ビットの加減算器のみがサポートされていました。
  • CR434515 : DSP48A ベースの 52x18 複素乗算器を配線できない
    Spartan-3A DSP の DSP48A 52x18 複素乗算器 (いくつかのスケールされていない FFT で使用) は、DSP ブロック間のカスケード配線の競合のため配線できませんでした。
  • CR434329 : ストリーミング アーキテクチャの OVFLO が一致しない
    ストリーミング FFT アーキテクチャからのオーバーフロー出力が出力データ フレームより 1 サイクル遅れて到達する可能性があります。
  • CR434202 : XST でブロック RAM の WE ラインにバッファーが追加されるため、大型 Virtex-4 ベースの FFT でマップ エラーが発生する
    Virtex-4 で、ファンアウトの大きいネットにバッファーが挿入されるため、250 個を超えるブロック RAM を使用する 大型 FFT でマップ エラーが発生していました。
  • CR431156 : FFT v4.0 - 未使用ロジックを High/Low に接続するオプション
    ストリーミング アーキテクチャでバタフライ ステージがバイパスされていてもデータが渡され、ダイナミック消費電力が大きくなっていました。
    バタフライ ステージの入力にゲートを追加し、データ処理が行われない場合は 0 が渡されるように変更しました。
  • CR437828 : FFT - 自然順序でのバッファー並べ替えでメモリ タイプを指定できない
    出力ストリーミング FFT のバッファーを自然順序で並べ替えるのに、分散 RAM またはブロック RAM のどちらを使用するを指定できませんでした。
    CORE Generator FFT の GUI にこれを指定するオプションが追加されました。
  • CR440845 : FFT v4.1 - データシートに『合成/シミュレーション デザイン ガイド』へのリンクを追加する要望
    UniSim ビヘイビアー モデルのシミュレーション精度を 1ps に設定しなければならないことがユーザーに伝わっていませんでした。シミュレーションの精度が 1ps に設定されていない場合、不正なビヘイビアーが見られます。
  • CR437975 : 大型 FFT に大容量のメモリが必要
    4096 ポイントを超える FFT コアの生成に時間がかかりすぎ、CORE Generator でメモリ不足が発生することがありました。
既知の問題
  • (ザイリンクス アンサー 24318) Fast Fourier Transform コアの生成に時間がかかる
  • (ザイリンクス アンサー 29555) Spartan-3A DSP デバイスをターゲットにすると、PAR の実行中に大型複素乗算器を含む FFT でエラーが発生する
  • (ザイリンクス アンサー 29556) Virtex-5 ストリーミング アーキテクチャを多数の乗算器と共にインプリメントすると、9.2.03i の PAR でセグメンテーション エラーが発生する
  • (ザイリンクス アンサー 20307) Virtex-II、Virtex-II Pro、Spartan-3、または Spartan-3E デバイスに MAC FIR または FFT を配置配線しようとすると、「ERROR:Place:419」、「ERROR:Place:341」、または 「ERROR:Place:665」というエラー メッセージが表示される
  • (ザイリンクス アンサー 23247) パイプライン化されたストリーミング I/O xFFT アーキテクチャの出力結果が対称にならない、または Burst I/O と Pipelined Streaming I/O FFT のインプリメンテーション間に違いがある
  • (ザイリンクス アンサー 29563) C モデルで C_CHANNELS ジェネリックが使用されるとデータシートに記述されている
  • (ザイリンクス アンサー 29848) 複数のファイルで xfft_v5_0_bitacc_cmodel.h を宣言すると、C モデルのコンパイルのリンク段階でエラーが発生する
  • (ザイリンクス アンサー 29858) GUI の 1 ページ目の [Implementation Option] で [Automatic Select] をオンにすると、3 ページ目にある [Number Of Stages Using Block RAM] オプションが淡色表示される
  • (ザイリンクス アンサー 29984) バースト アーキテクチャの 1 つを使用すると FFT v5.0 の出力ビットが FFT v3.2、v4.0、v4.1 の出力と同じにならない
  • (ザイリンクス アンサー 30093) 使用しているバージョンの MATLAB で FFT C モデルにファンクション エラーが発生する
  • (ザイリンクス アンサー 30108) データシートのパフォーマンスおよびリソース使用率の数値が以前のバージョンより悪いように見える
  • (ザイリンクス アンサー 30937) データシートの偶数丸めの説明が従来の偶数丸めの説明とは逆
  • (ザイリンクス アンサー 31154) C モデル スケーリング スケジュールの使用方法と、スケーリング スケジュールを設定した場合に表示される Radix-4、バースト I/O またはパイプライン、ストリーミング I/O アーキテクチャの最終段階に関するエラーについて
  • (ザイリンクス アンサー 32002) FFT のバタフライ ステージ間の丸めの処理方法
  • (ザイリンクス アンサー 32391) 偶数丸めを使用するパイプライン ストリーミング FFT を C モデルを使用してシミュレーションすると「ERROR:c_model:to_hex: input val 1 is out of range -1 to <+1>」というエラー メッセージが表示される

LogiCORE Fast Fourier Transform (FFT) v4.1 rev1

ISE 9.1i IP アップデート 2 でリリース

新機能
  • Spartan-3A DSP をサポート
修正された問題
  • v4.1 と同じ
既知の問題
  • v4.1 と同じ

LogiCORE Fast Fourier Transform (FFT) v4.1

ISE 9.1i IP アップデート 1 でリリース

新機能
  • なし
修正点
  • CR430617 : BFP を使用すると Radix-2-Lite アーキテクチャでデータの不一致が発生する
  • CR430722 : 52x18 複素乗算器のコンフィギュレーションを使用していると出力データの不一致が発生する
  • CR430131 : 自然順序出力のバースト I/O ソリューションのタイミング図が誤解を招く
  • CR430302 : FFT v4.0 のデータシートに記載されているパフォーマンスおよびリソース使用率のデータが間違っている
  • CR429986 : データシートの図に若干の間違いがある
  • CR429769 : コア生成中に例外が報告される
既知の問題

LogiCORE Fast Fourier Transform (FFT) v4.0

ISE 8.2i IP アップデート 3 でリリース

新機能
  • Virtex-5 FPGA をサポート
  • Radix-2 Lite アーキテクチャを追加し、さらにリソース使用率を低くしたソリューションを提供
  • Radix-2 Lite にマルチチャネル サポートを追加
  • START および UNLOAD 信号のラッチ ビヘイビアーを削除
  • 新しいデータに基づく GUI
修正点
  • CR 325636 : ダブル リセット後のフレームが無効
  • CR 332201 : マルチソース信号が原因でコアが生成できない
既知の問題

LogiCORE Fast Fourier Transform (xFFT) v3.2/パッチ 1

ISE 8.1i IP アップデート 1 でリリース

新機能
  • なし
修正点
  • CR 220574 : パイプライン化されたストリーミング I/O アーキテクチャで、オーバーフローのないフレームなのにオーバーフローだと判断される (実際にオーバーフローがあるのはその前後のフレーム)
  • CR 220203 : GUI に表示される DSP48 数の予測値が間違っている
  • CR 220655 : パイプライン化されたストリーミング I/O アーキテクチャで、リセット後に不正な出力がコアから出力される (SCLR がアサート、または新しい NFFT 値がラッチ入力)。2 つのリセット イベントが約 40 クロック サイクル以下の間隔で発生すると、2 回目のリセットが完了せず、未完了入力フレームから出力値 (DV = 1) が生成されることがあります。
既知の問題

LogiCORE Fast Fourier Transform (FFT) v3.2

ISE 7.1i IP アップデート 3 でリリース

新機能
  • Spartan-3E FPGA サポートを追加
  • [Optimize for Speed using Xtreme DSP Slices] オプションを 3 つのアーキテクチャすべてに追加。Virtex-4 FPGA のこのオプションで、より多くの DSP48 を使用して、より高速なクロックでコアを動作させることができます。これは、リソース使用率とパフォーマンスの別のトレードオフ方法として使用できます。
  • 3 つのアーキテクチャすべてで出力順序に [Bit/Digit Reversed Order] または [Natural Order] を選択可能
  • [Input Data Width] および [Phase Factor Width] で 8 ~ 24 までのすべての値を選択可能
  • 3 つのアーキテクチャすべてで [Run Time Configurable Transform Length] オプションを設定可能
  • Radix-4 バースト I/O および Radix-2 最小リソースでデータに [Distributed RAM Memory Option] を設定可能
修正点
  • CR 199541 : Radix-4 バースト I/O の FFT 出力結果が不正 (Virtex-4)
  • CR 201500 : 次の 2 つの場合にコアを生成できない
    - Radix-4 バースト I/O または Radix-2 最小リソースのアーキテクチャでが選択されていて、出力幅が 35 ビット、位相係数幅が 20 または 24 ビットの場合
    - パイプライン化ストリーミング I/O アーキテクチャが選択されていて、出力幅が 36 ビット以上、位相係数幅が 20 または 24 ビットの場合
  • CR 201885 : Radix-4 バースト I/O または Radix-2 最小リソースのアーキテクチャが選択されている場合、まず SCLR をアサートしないと START の初期トリガーでで処理が開始しない
  • CR 207964 : データシート v3.1 の最大クロック スピード値を v3.2 で修正
  • CR 209462 : VHDL および Verilog の構造ビヘイビアー モデルの結果が不正
既知の問題

LogiCORE Fast Fourier Transform (FFT) v3.1

ISE 6.3i IP アップデート 4 でリリース

新機能
  • Virtex-4 の [Optimize for Speed Using XtremeDSP Slices] オプションにより、DSP48 を使用してより高速なクロックでコアを動作可能。これは、リソース使用率とパフォーマンスの別のトレードオフ方法として使用できます。
  • サポートされている FPGA ファミリすべてで最大クロック スピードを増加
修正点
  • CR 199541 : Radix-4 バースト I/O の FFT 出力結果が不正 (Virtex-4)
  • CR 201500 : Radix-4 バースト I/O および Radix-2 最小リソースのアーキテクチャで出力幅を 35 ビット、位相係数幅を 20 または 24 ビットに設定した場合、またはパイプライン化されたストリーミング I/O で出力幅を 36 ビット以上、位相係数幅を 20 または 24 ビットに設定した場合にコアを生成できない
  • CR 201885 : Radix-4 バースト I/O および Radix-2 最小リソースのアーキテクチャで、まず SCLR をアサートしないと START の初期トリガーで処理が開始しない
既知の問題
  • (ザイリンクス アンサー 21453) Virtex-4 のインプリメンテーションでデータシートのタイミング要件が満たされない
  • (ザイリンクス アンサー 20717) ストリーミング I/O モードを使用すると、メモリの競合が発生するか、不正な値が出力される
  • (ザイリンクス アンサー 20307) Virtex-II、Virtex-II Pro、Spartan-3、または Spartan-3E デバイスに MAC FIR または FFT を配置配線しようとすると、「ERROR:Place:419」、「ERROR:Place:341」、または 「ERROR:Place:665」というエラー メッセージが表示される
  • (ザイリンクス アンサー 21453) Virtex-4 のインプリメンテーションでデータシートのタイミング要件が満たされない
  • (ザイリンクス アンサー 23247) パイプライン化されたストリーミング I/O xFFT アーキテクチャの出力結果が対称にならない、または Burst I/O と Pipelined Streaming I/O FFT のインプリメンテーション間に違いがある
  • (ザイリンクス アンサー 29051) Verilog シミュレーション モデルの出力が FFT データシートに記載されているタイミングと一致しない
  • (ザイリンクス アンサー 29557) Pipelined Streaming FFT が不正になる
  • (ザイリンクス アンサー 11155) FFT の Verilog ビヘイビアー シミュレーション モードが見つからず、Verilog ビヘイビアー シミュレーションを実行すると「Error: (vsim-3033) ... The design unit was not found」というエラー メッセージが表示される
xFFT v3.1 パッチでの修正点

LogiCORE Fast Fourier Transform (FFT) v3.0

ISE 6.3i IP アップデート 2 でリリース

新機能
  • Virtex-4 FPGA のサポートを追加
  • メモリ使用量の少ない新しいパイプライン化ストリーミング I/O アーキテクチャ
  • ポイント サイズを 8k から 64k に拡張
修正点
  • なし
既知の問題

LogiCORE Fast Fourier Transform (FFT) v2.1

ISE 6.1i IP アップデート 1 でリリース

新機能
  • なし
修正点
  • CR 177866 : 配置後にキャリー チェーンが切断されるためマップで警告メッセージが表示される
  • CR 178678 : VHDL ビヘイビアー モデルで scale_sch の幅が間違っている
  • CR 175648、175644 : オーバーフローが間違ってレポートされる
  • CR 177048 : Radix-4 バースト I/O でデフォルトのスケーリング スケジュールが不正
既知の問題
  • (ザイリンクス アンサー 18825) FFT を Radix 2 または Radix 4 バースト モードで使用し、start および unload 信号を High にした場合の出力順について
  • (ザイリンクス アンサー 20307) Virtex-II、Virtex-II Pro、Spartan-3、または Spartan-3E デバイスに MAC FIR または FFT を配置配線しようとすると、「ERROR:Place:419」、「ERROR:Place:341」、または 「ERROR:Place:665」というエラー メッセージが表示される

LogiCORE Fast Fourier Transform (FFT) v2.0

ISE 5.xi IP アップデート 2 でリリース

The Fast Fourier Transform (FFT) v2.0 は、新しい Virtex-II、Virtex-II Pro、および Spartan-3 FPGA デザインで使用してください。FFT v2.0 コアは 64-256-1024-Pt Complex Fast Fourier Transform コア v1.1 に置き換わるものですが、そのまま置換することはできません。

新機能

Fast Fourier Transform v2.0 の次の機能は、64-256-1024-Pt Complex Fast Fourier Transform コアのすべてのバージョンと比較した場合の新機能です。
  • Virtex-II、Virtex-II Pro および Spartan-3 FPGA をサポート
  • 16 ~ 16384 ポイントまでの変換サイズをサポート
  • データ サンプル精度に 8、12、16、20、24 ビットを選択可能
  • 位相係数精度に 8、12、16、20、24 ビットを選択可能
  • 3 つの演算タイプをサポート :
    - 非スケール (完全精度) 固定小数点
    - スケールされた固定小数点
    - ブロック浮動小数点
  • データまたは位相係数の保存にブロック RAM または分散 RAM を指定するオプション
  • 3 つのアーキテクチャを提供することにより、変換時間とコア サイズのトレードオフを選択
    次のコアのすべてのバージョンと比較 :
    - 32-Point Parameterizable Complex Fast Fourier Transform
    - 64-Pt Complex Fast Fourier Transform
    - 256-Pt Complex Fast Fourier Transform
    - 1024-Pt Complex Fast Fourier Transform
  • 64-256-1024-Pt Complex Fast Fourier Transform と比較した場合の新機能は、これらのコアと比較した場合でも新機能です。さらに次の新機能もあります。
    - ランタイムでコンフィギュレーション可能な変換ポイント
    - ランタイムでコンフィギュレーション可能なスケーリング スケジュール (スケールされた固定小数点)
修正点
  • なし
既知の問題
  • (ザイリンクス アンサー 20307) Virtex-II、Virtex-II Pro、Spartan-3、または Spartan-3E デバイスに MAC FIR または FFT を配置配線しようとすると、「ERROR:Place:419」、「ERROR:Place:341」、または 「ERROR:Place:665」というエラー メッセージが表示される

アンサー レコード リファレンス

サブアンサー レコード

AR# 29209
日付 02/25/2013
ステータス アクティブ
種類 リリース ノート
IP
  • Fast Fourier Transform
このページをブックマークに追加