29711 - 9.2i MAP - ERROR:Pack:679 エラーのデバッグに関する情報

アンサー #	29711
パーツ	ソフトウェア-MAP
最終更新日	2007-10-31 00:00:00.0
ステータス	Active
キーワード	MAP, pack, ERROR:Pack:679, パック

ソリューション

概要
Pack:679 は、パックでハード制約を満たすことができない場合のさまざまなエラーに対して表示されるエラー メッセージです。 関連する制約は、パック制約または配置制約ですが、どちらの場合も複数のロジック エレメントが同じコンポーネントに制約されます。

Pack:679 メッセージの例

ERROR:Pack:679 - Unable to obey design constraints (LOC =SLICE_X0Y0) which require the combination of the following symbols into a single slice component:
FLOP symbol ...
FLOP symbol ...
The clock signals don't agree. Please correct the design constraints accordingly.

メッセージの 3 つのセクションの説明
- セクション 1 は、パック ツールで満たすことのできないハード MAP 制約をリストします。 上記の例では、2 つのフリップフロップ インスタンスで LOC 制約 LOC = SLICE_X0Y0 が共有されています。
- セクション 2 は、関連する制約シンボルをリストします。 この例では、2 つのフリップフロップがリストされています。
- セクション 3 は、制約を満たすことができない理由を示します。 この例では、制約されているフリップフロップで同じクロック信号が使用されていないことが示されています。 ハードウェアの制限により、クロック信号が異なる 2 つのフリップフロップを同じスライスにコンフィギュレーションすることはできません。

デバッグの手順

上記の例では、パック エラーの原因を特定するのは簡単です。 原因を特定するのが困難な場合もありますが、関連するロジックの詳細およびエラー レポートを調べることにより、デバッグできます。 すべてのパック エラーに、関連のコンポーネント (スライス、IOB など) のリソースの制限が関連します。 この制限は、BEL (Basic Element of Logic) に基づく制限か、上記の例のように接続の制限のいずれかです。 BEL の競合は、デバッグが簡単です。 たとえば、2 つの LUT BEL を含む 1 つの Virtex-4 スライスに 3 つの LUT が制約されていれば、Pack:679 エラーが発生した原因を特定するのは難しいことではありません。 接続の制限は、コンポーネントで使用可能なリソースとそのコンポーネントに制約されるロジックに関する詳細な理解が必要であるため、原因の特定が困難となる場合があります。 エラーの原因を特定するには、次の手順に従います。

- セクション 1 で、問題が発生している制約を調べます。
- セクション 2 で、関連するシンボルを調べます。
- セクション 3 で、競合の原因を調べます。
- 論理デザインを調べ、エラー メッセージの情報と比較します。
- 競合の原因が不明な場合は、回路を FPGA Editor の Logic Block Editor でコンフィギュレーションしてみます。 この方法は、リソースの競合の原因がはっきりしない場合に有益です。 LBE で使用可能な接続リソースを調べるだけで、問題の原因を特定できる場合もあります。
- アンサー データベースで同様のパック エラーに関連する既知の問題を検索します。 詳細を比較して、特定のアンサーが該当するかどうかを判断します。 コンポーネント タイプおよび競合サマリ (セクション 3) が同じであるかどうかを確認してください。
- 論理デザインを LBE を使用してインプリメントすることができ、既知の問題がない場合は、MAP によるバックのバグであると考えられるので、ウェブケースを開いてザイリンクスにご連絡ください。

Pack:679 エラーの現在特定されている原因

(Xilinx Answer 6968) - Floorplanner でスライス FF のクロック競合がチェックされない
(Xilinx Answer 6968) - Floorplanner で標準 I/O コンポーネントをクロック IOB に制約できてしまう
(Xilinx Answer 18889) - MAP で MUXCY と XORCY が誤って LUT に最適化されるため、競合が発生する
(Xilinx Answer 8926) - 2 つの信号が誤って同じパッドに制約される
(Xilinx Answer 23694) - インバータを挿入できないためにスライスにパックできない