UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 30282

10.1.00 System Generator for DSP - リリース ノート/README および既知の問題

説明

キーワード : MATLAB, Simulink, errata, KI, SysGen, 10.1, エラッタ, System Generator

このアンサーには、System Generator for DSP 10.1.00 のリリース ノートおよび既知の問題が記載されています。

ソリューション

System Generator for DSP のほかのリリース バージョンのリリース ノートは、(Xilinx Answer 29595) を参照してください。

System Generator for DSP 10.1.00 のリリース ノートおよび既知の問題

System Generator for DSP 10.1.00 は大きくアップデートされています。前バージョンと比較した新機能や変更点などの情報は、マニュアルを参照してください。System Generator のユーザー ガイド (PDF 版) は次のサイトから参照できます。
http://japan.xilinx.com/ise/optional_prod/system_generator.htm

ソフトウェア サポートの問題

- System Generator for DSP のインストールに必要なソフトウェアは、(Xilinx Answer 17966) を参照してください。

System Generator の改良点
System Generator と Project Navigator の統合
System Generator デザインは、Project Navigator の 新しいソース タイプを使用して Project Navigator 内の大型のデザインに容易に統合できるようになりました。System Generator デザインを Project Navigator で構築することも可能です。
DCM のサポート
System Generator に、DCM を自動的にデザインに含めるオプションが追加されました。DCM 選択のオプションを選択しなくても、生成されたデザインで、シリコンの DCM が使用されます。
この機能を使用しない場合は、最上位のクロックポートを手動で DCM に接続します。
PLB46 でのデュアル非同期クロックのサポート
この機能により、DSP とデザインのエンベデッド プロセッシング部分を異なるクロック レートで動作させることが可能です。
ランタイムの向上
- シミュレーションの最初の初期化で最大 2x 向上
- Simulink Library Browser で Xilinx Blockset を読み込む場合、初期化の速度が 10x 以上向上
M ベース ハードウェア協調シミュレーション
ハードウェア協調シミュレーション用にコンパイルされた System Generator モデルを MATLAB M コード スクリプトに組み込み、コンフィギュレーションおよび使用できるようになり、MATLAB からハードウェアへの呼び出しが可能になりました。

Xilinx DSP Blockset の改良点
FFT 5.0
既存のブロックがアップデートされ、サイクリック プレフィクス インサーションが含まれるようになりました。
FIR Compiler 3.2
Virtex-II および Spartan-3A のサポートが含まれるようになりました。
リセット ジェネレータ
新しいブロックの提供する同期サンプル化されたリセット信号により、手動でリセット信号を作成する手順を削除
CIC 1.1
System Generator の新しいブロックを追加

ザイリンクス ブロック セットの問題

- DSP48 Opmode ブロックで、PCIN>>17 ではなく PCIN>>>>17 と表示される。詳細は、(Xilinx Answer 30790) を参照してください。
- FIR Comiler ブロックを含むモデルでマルチレート インプリメンテーションに DCM を選択すると、「Error 0001: Multiple Clock Support Design Rule Check Failed」というエラー メッセージが表示される。詳細は、(Xilinx Answer 30310) を参照してください。
- DCM でサポートされていないとリストされているブロックをデザインに含めているのに、マルチレート インプリメンテーションに DCM オプションを使用したモデルを生成できる。 詳細は、(Xilinx Answer 30312) を参照してください。
- マルチレート インプリメンテーションに DCM を使用すると、変換後、マップ後、配置配線後のシミュレーションが不一致になる。詳細は、(Xilinx Answer 30316) を参照してください。
- MAP 後のリソース使用予測が IOB を除くすべてのリソースに対して 0 になる。詳細は、(Xilinx Answer 30675) を参照してください。

一般的な問題

System Generator for DSP - 64 ビット版 XP マシンで System Generator を使用すると、「There is a problem with your Xilinx ISE installation or with your Xilinx environment variable」 および 「could not run java.exe」というメッセージが表示される。詳細は、(Xilinx Answer 29512) を参照してください。
- WinPcap をインストール中に「An error occured while installing the Microsoft Network Monitor driver (NetMon)」というエラー メッセージが表示される。詳細は、(Xilinx Answer 30297) を参照してください。
- System Generator for DSP を実行しようとすると、TrendMicro のウィルス スキャナで PPEthernetCosimEngine.dll がウィルスとして検出される。詳細は、(Xilinx Answer 30512) を参照してください。
- ISE から System Generator プロジェクトを開こうとすると、「MATLAB is not installed」というメッセージが表示される。詳細は、(Xilinx Answer 30313) を参照してください。
- シミュレーションで自動生成された Verilog テストベンチおよびスティミュラス ファイルが使用されない。詳細は、(Xilinx Answer 30308) を参照してください。
- デザインでフル レートのシステム クロックを使用しておらず、DCM でマルチレート インプリメンテーション オプションが使用されている場合、ビヘイビア シミュレーションが不一致になる。詳細は、(Xilinx Answer 30317) を参照してください。
- モデルにシミュレーション停止機能が定義されていると、生成できません。詳細は、(Xilinx Answer 18623) を参照してください。
- System Generator for DSP デザインで、xlpersistentdff というインスタンシエートされたレジスタが表示される。詳細は、(Xilinx Answer 24257) を参照してください。
- JTAG ハードウェア協調シミュレーションを実行すると、デバイス チェーンに含まれるザイリンクス以外のデバイスに対してエラーが発生する。詳細は、(Xilinx Answer 19599) を参照してください。
- IBM Clear Case を使用すると「Error 0001: caught standard exception」というエラー メッセージが表示される。詳細は、(Xilinx Answer 24263) を参照してください。
- 200MHz よりも高速なデザイン実行時に、PAR 後のシミュレーションで不一致が発生する。詳細は、(Xilinx Answer 24268) を参照してください。
- Synplify を合成ツールとして使用している場合、NGC、Bitstream、Timing Analysis、Hardware in the Loop を生成できない。詳細は、(Xilinx Answer 24273) を参照してください。
- MATLAB 2006b を使用している場合、Windows エクスプローラでモデルをダブルクリックして開くと、シミュレーションしようとしたときに内部エラーが発生する。(Xilinx Answer 24867) を参照してください。
- 合成に Synplify を使用すると、System Generator for DSP で生成した HDL シミュレーションの最初に不一致が発生する。(Xilinx Answer 29170) を参照してください。
- FIFO ブロック、From FIFO ブロック、または To FIFO ブロックをデザインで使用しており、ターゲット パス名が 160 文字以上であると、デザインが生成されない。詳細は、(Xilinx Answer 23614) を参照してください。

AR# 30282
日付 04/24/2008
ステータス アクティブ
種類 一般
このページをブックマークに追加