UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 31263

LogiCORE Viterbi Decoder v6.2 - シミュレーションで得られるレイテンシがデータシートのレイテンシの式から得られる値と一致しない

説明

キーワード : Viterbi, CORE Generator

シミュレーションで得られるレイテンシが、データシートのレイテンシの式から得られる値とは異なります。

ソリューション

Viterbi Decoder のレイテンシは、トレースバック長、制約長、最適ステートなどのコアに関連するパラメータによって決まります。データシートに記載されているレイテンシは、CE の付いた DATA_IN と、RDY 信号により有効であることが示される DATA_OUT 上のデコードされたデータ出力の間のシンボル入力数です。

現在のところ、データシートの式はシミュレーション得られるレイテンシと一致しません。レイテンシの合計は、最適なステート、スピード最適化などのその他の要素によって異なるので、シミュレーションを実行して求める必要があります。

上記の情報は、今後のデータシートに含められる予定です。
AR# 31263
日付 08/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加