UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33046

Virtex-6 Integrated Block Wrapper v1.2 for PCI Express - x8 Gen 2 モードで内部バッファがフルのときに TLP を送信しようとすると、送信インターフェイスで TLP がドロップされる可能性がある

説明


既知の問題 : v1.2 x8 Gen 2 モードで操作している場合、内部バッファがいっぱいのときに TLP を送信しようとすると送信インターフェイスで TLP がドロップされる可能性があります。

ソリューション


この問題は v1.2.1 パッチで修正されています。このパッチは、(ザイリンクス アンサー 32742) から入手できます。
 
その他の Virtex-6 Integrated Block Wrapper v1.2 および v1.2.1 for PCI Express の既知の問題およびリリース ノートは、(ザイリンクス アンサー 32742) を参照してください。 
 
改定履歴
2009/06/25 - 初版
AR# 33046
日付 08/27/2013
ステータス アクティブ
種類 一般
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加