UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33048

Virtex-6 Integrated Block Wrapper v1.2 for PCI Express : Gen 2 モードで動作しているときに、ブロックで cfg_interrupt_rdy_n がアサートされた後に cfg_interrupt_n が余分なクロック サイクル分アサートされる

説明


既知の問題 : v1.2



x8 Gen 2 モードで動作しているときに、ブロックで cfg_interrupt_rdy_n 出力がアサートされた後に 128 ビットのラッパにより cfg_interrupt_n 入力が余分なクロック サイクル分アサートされてしまいます。

ソリューション


この問題は v1.2.1 パッチで修正されています。このパッチは (ザイリンクス アンサー 32742) から入手できます。



その他の Virtex-6 Integrated Block Wrapper v1.2 and v1.2.1 for PCI Express の既知の問題およびりりーす ノートについては、(ザイリンクス アンサー 32742) を参照してください。



改訂履歴

2009 年 6 月 25 日 - 初期リリース
AR# 33048
日付 08/06/2010
ステータス アクティブ
種類 ??????
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加