33277 - Spartan-6 FPGA Integrated Block Wrapper v1.2 for PCI Express - ISE Design Suite 11.3 でのリリース ノートおよび既知の問題
Spartan-6 FPGA Integrated Block Wrapper v1.2 for PCI Express - ISE Design Suite 11.3 でのリリース ノートおよび既知の問題
| アンサー # | 33277 |
| パーツ | IP-SysIO-PCI Express Block |
| 最終更新日 | 2009-11-10 00:00:00.0 |
| ステータス | Active |
| キーワード | PCIe, wrapper, ラッパ |
問題の詳細
キーワード : PCIe, wrapper, PCI Express, ラッパ
このアンサーでは、ISE Design Suite 11.3 でリリースされた Spartan-6 FPGA Integrated Block Wrapper v1.2 for PCI Express のリリース ノートと既知の問題を示します。次の内容が記載されています。
- 一般情報
- 新機能
- 修正点
- 既知の問題
インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、次の『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf
ソリューション
一般的な問題Virtex-6 FPGA Integrated Block Wrapper for PCI Express は、無償ライセンスで配布されています。 詳細は、(Xilinx Answer 33386) を参照してください。
新機能
- ISE Design Suite 11.3 のサポート
- ラッパおよびサンプル デザイン用の VHDL ソース
- VCS、IUS、および Synplify のサポート
- パーツ/パッケージ サポートの追加
修正点
CR 520833 : シミュレーションで cfg_interrupt_n に必要な clock-to-out 遅延
(Xilinx Answer 32865)
CR #522729 : Multi-Vector MSI を使用するデザインでは MSI 割り込みを生成する前に割り当てられたベクタを確認する必要があります。 これは、エンドポイントには適用されないため、v1.1 のリリース ノートから削除されました。この削除理由を確認できるよう、このソリューションにリストされています。
CR #522731 - cfg_pm_wake_n 入力を使用して PME イベントを生成するデザインにはタイムアウト カウンタをインプリメントする必要があります。
(Xilinx Answer 32867)
既知の問題
Spartan-6 FPGA ソリューションはハードウェア検証中です。
(Xilinx Answer 33761) - Spartan-6 FPGA Integrated Block Wrapper v1.2 for PCI Express - 100MHz リファレンス クロックを使用する方法
(Xilinx Answer 33774) - Spartan-6 FPGA Integrated Block Wrapper v1.2 for PCI Express - 250MHz が有効なリファレンス クロック オプションでない
改訂履歴
11/09/2009 - アンサー レコード 33774 を追加
11/05/2009 - アンサー レコード 33761 を追加
09/16/2009 - 初期リリース