UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33482

11.3, System Generator for DSP - 共有メモリ ブロックを使用してデザインを生成すると標準の例外エラーが表示される理由

説明

キーワード : SysGen, sysgen, MATLAB

モデルを生成すると、次のようなエラー メッセージが表示されます。

"An exception was raised:
com.xilinx.sysgen.netlist.NetlistInternal: ERROR:sim - The Memory Initialization vector can contain between 1 to Write Depth A number of entries. Finished Regenerating.. More information can be found in..."

ソリューション

これは、メモリの書き込み深さが N なのに、初期化ベクタが N エントリよりも多い場合に発生します。

11.4 からはさらに詳細を記述するエラー メッセージになります。
AR# 33482
日付 11/15/2009
ステータス アクティブ
種類 一般
このページをブックマークに追加