UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 33575

Spartan-6 FPGA - GTP を使用するデザインの JTAG コンフィギュレーション設定

説明

Spartan-6 FPGA GTP が JTAG コンフィギュレーション中に開始しません。この問題は、汎用 ES デバイスの Spartan-6 FPGA エラッタにリストされています。次のソリューションは、GTP が FPGA で使用される場合の Spartan-6 FPGA の JTAG コンフィギュレーションに使用できます。

この問題は、ES デバイスでのみ発生します。Spartan-6 プロダクション デバイスでは修正されています。

その他の FPGA デバイス特有の問題およびコンフィギュレーション関連の記述については、(ザイリンクス アンサー 34104) を参照してください。

ソリューション

ソリューション 1

iMPACT ツールを使用して特定の環境変数設定で JTAG を介して BIT ファイルを読み込みます。次の環境変数を設定します。

set XIL_CONFIG_USE_ISC_DISABLE=true
JTAG を介して FPGA をコンフィギュレーションするには、iMPACT 11.3 またはそれ以降のバージョンをご使用ください。



ソリューション 2

ChipScopeツールを使用して特定の環境変数設定で JTAG を介して BIT ファイルを読み込みます。次の環境変数を設定します。

set XIL_CONFIG_USE_ISC_DISABLE=true
JTAG を介して FPGA をコンフィギュレーションするには、ChipScope 11.3 またはそれ以降のバージョンをご使用ください。



ソリューション 3

FPGA のコンフィギュレーションには System ACE CF を、ACE コンフィギュレーション ファイルを生成するには、特別な環境変数設定で iMPACT ツールを使用します。次の環境変数を設定します。

set XIL_CONFIG_USE_ISC_DISABLE=true
System ACE CF ソリューション用に ACE ファイルを生成するには、iMPACT 11.3 またはそれ以降のバージョンをご使用ください。



ソリューション 4

FPGA デザイン内の外部リファレンス クロックを付けた STARTUP_SPARTAN6 プリミティブを使用します。FPGA デザインで STARTUP_SPARTAN6 プリミティブをインスタンシエートします。FPGA ピンから STARTUP_SPARTAN6 プリミティブの CLK 入力までフリーランニング クロックを接続します。このクロックの周波数は 50 MHz ~ 100 MHz にする必要があります。ビットストリーム ジェネレータのオプションを StartUpClk:UserClk にします。

メモ : ソリューション 4 は JTAG コンフィギュレーションにのみ使用できます。ビットストリーム ジェネレータ オプションの StartUpClk:UserClk は、GTP トランシーバがリストされている適切なデバイスで使用されている場合、JTAG 以外のコンフィギュレーション手法ではサポートされません。JTAG 以外のコンフィギュレーション手法を使用する場合は、デフォルトのビットストリーム ジェネレータ オプションの StartUpClk:CCLK を使用します。

アンサー レコード リファレンス

関連アンサー レコード

AR# 33575
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LXT
ツール
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
このページをブックマークに追加