33741 - MIG v3.2、v3.3、Virtex-4/Virtex-5 FPGA DDR/DDR2 - DQS の前後のタイミング マージンを計算するために提供されているタイミング スプレッドシートで [Before DQS] 列の Tstaphaoffset のみが含まれている
MIG v3.2、v3.3、Virtex-4/Virtex-5 FPGA DDR/DDR2 - DQS の前後のタイミング マージンを計算するために提供されているタイミング スプレッドシートで [Before DQS] 列の Tstaphaoffset のみが含まれている
| アンサー # | 33741 |
| パーツ | IP-MIG-DDR SDRAM |
| 最終更新日 | 2009-11-17 00:00:00.0 |
| ステータス | Active |
| キーワード | spreadsheet, xls, Memory Interface Generator, window, PLL, clk0, clk90, スプレッド シート, ウィンドウ |
問題の詳細
キーワード : spreadsheet, xls, Memory Interface Generator, window, PLL, clk0, clk90, スプレッド シート, ウィンドウ
DQS の前後のタイミング マージンを計算するために提供されているタイミング スプレッドシートで [Before DQS] 列の Tstaphaoffset のみが含まれています。
ソリューション
PLL スタティック オフセットのタイミング パラメータ Tstaphaoffset は、スプレッド シート write_data_timing.xls の [Before DQS] と [After BQS] の両方に含まれている必要があります。MIG 3.2 では、このパラメータが [Before DQS] 列でのみ含まれており、[After DQS] 列には 0ps と表示されています。この問題は、将来の MIG リリースで修正される予定です。当面の間 パラメータ Tstaphaoffset で [Before DQS] と [After BQS] の両方で同じ値が使用されるようにスプレッド シートを手動でアップデートしてください。