UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 34276

Spartan-6 FPGA - 可変モードでの出力遅延に IODELAY2 は使用可能か

説明

可変モードで出力を遅延させるために IODELAY2 を使用できますか。できない場合、どうすれば可変でに出力を遅延できますか。

ソリューション

IODELAY2 は入力を遅延するためにのみ可変モードで使用できます。出力に IODELAY2 を使用する場合は、FIXED 遅延モードでしか使用できません。

ISE 12.1 以降のシミュレーションでは、サポートされる機能が正しくモデルされます。ISE 11.4 以前のバージョンでは、出力で可変モードの遅延が不正に許容されるシミュレーション モデルが含まれていました。

『Spartan-6 FPGA SelectIO ユーザー ガイド』 v1.3 には、VARIABLE_FROM_ZERO および VARIABLE_FROM_HALF_MAX モードについて「これらのモードは入力信号を遅延するために遅延ラインが使用されるときのみ使用できます。」と記載されています。

解決方法
可変の ODELAY が必要な場合、空いている I/O (またはボンディングされていない I/O) を使用し、双方向ピンとして宣言する必要があります。 この双方向ピンの入力パスは、次の図に示すように、VARIABLE 遅延に設定して任意の出力ピンに配線して戻すことができます。


この手法を使用するときは、IDELAY から出力パッド (赤色で表示) への配線がローカル配線になるというわずかな制限があります。 つまり、高速 CLK またはデータ信号には理想的な配線ではないということです。入力遅延を出力ピンにローカル配線する (赤い部分) のに必要な ILOGIC ルートスルーがツールで自動的に使用されるようにするため、IODELAY2 からの DATAOUT2 ポートを使用する必要があります。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46791 Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
AR# 34276
日付 03/01/2013
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
このページをブックマークに追加