UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

ザイリンクス PCI Express ソリューション センター



ザイリンクス PCI Express ソリューション センターには、PCI Express に関する質問が集められています。ザイリンクス PCI Express を使用するデザインを新しく作成する場合、または問題のトラブルシュートをする場合は、このザイリンクス ソリューション センターから情報を入手してください。

デザイン アシスタント

PCI Express のザイリンクス ソリューション センター - デザイン アシスタント

PCI Express のデザイン アシスタントでは、シミュレーションやハードウェアなどのよく発生する問題のデバッグ方法のほか、PCI Express に推奨されるデザイン フローの手順が説明されています。 

デザイン アシスタントには、設計およびトラブルシューティングに関する有益な情報だけでなく、PCIe を使用して効率的な設計を行うために参照する必要のある資料へのリンクも示します。

 


このアンサーは、PCI Express ソリューション センターの一部です。

(Xilinx Answer 34536) ザイリンクス PCI Express ソリューション センター

 




リリース ノート - ザイリンクス PCI Express ソリューション


特定のザイリンクス PCI Express コアに関連している問題をデバッグしている場合は、次にリストされているそれぞれのコアのリリース ノートをのアンサーを確認してください。

リリース ノートには、既知の問題、デザイン アドバイザリ、パッチ (あれば)、一般的なデバッグ情報、コア バージョン情報などが含まれています。

UltraScale Architecture  PHY for PCI Express

(Xilinx Answer 66988)

UltraScale+ PCI Express Integrated Block

(Xilinx Answer 65751)

DMA Subsystem for PCI Express

(Xilinx Answer 65443)  

UltraScale FPGA Gen3 Integrated Block for PCI Express

(Xilinx Answer 57945)  

AXI Bridge for PCI Express Gen3

(Xilinx Answer 61898)  

Virtex-7 FPGA Gen3 Integrated Block for PCI Express

(Xilinx Answer 54645) Vivado Design Suite での v2.0 以降のバージョン
(Xilinx Answer 47441) ISE Design Suite でのすべてのバージョン、および Vivado Design Suite での v2.0 よりも前のバージョン

 

7 Series Integrated Block for PCI Express

(Xilinx Answer 54643) Vivado Design Suite での v2.0 以降のバージョン
(Xilinx Answer 40469) ISE Design Suite でのすべてのバージョン、および Vivado Design Suite での v2.0 よりも前のバージョン

AXI PCI Express

(Xilinx Answer 54646) Vivado Design Suite での v2.0 以降のバージョン
(Xilinx Answer 44969) ISE Design Suite (EDK) でのすべてのバージョン、および Vivado Design Suite での v2.0 よりも前のバージョン

Virtex-6 FPGA Integrated Block for PCI Express

(Xilinx Answer 65178) - マスター アンサー レコード

Spartan-6 FPGA Integrated Endpoint Block for PCI Express

(Xilinx Answer 65177) - マスター アンサー レコード

Endpoint Block Plus Wrapper for PCI Express

(Xilinx Answer 51597) - マスター アンサー レコード

 

『IP リリース ノート ガイド』 (XTP025) (ISE Design Suite 用にのみアップデート):

http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

一般的なザイリンクス PCI Express アンサー レコード

 

(Xilinx Answer 65176) このアンサーでは、特定のザイリンクス PCI Express コアだけに関連していない、一般的な PCI Express のアンサーの一覧を示します。

 

PCI Express - ザイリンクス ユーザー コミュニティ フォーラム

http://forums.xilinx.com/t5/PCI-Express/bd-p/PCIe

ザイリンクス PCI Express に関連するアンサー

 

(Xilinx Answer 56802) ザイリンクス PCI Express 用のデバッグおよびパケット解析ガイドをダウンロード可能な PDF 形式で提供するアンサーを表示するには、こちらをクリックしてください。

 

ザイリンクス PCI Express サンプル デザイン、ザイリンクス開発ボード/キット、およびターゲット リファレンス デザイン (TRD)

 

(Xilinx Answer 65174) このアンサーでは、ザイリンクス開発ボード/キットおよび TRD へのリンクを示します。ザイリンクス開発ボードへのリンクをクリックすると、対応するコアのサンプル デザイン ファイル、すぐにダウンロードできるビット ファイル、コアの生成方法および生成されたサンプル デザインのインプリメンテーション方法が表示されます。

 

ザイリンクス PCI Express の資料

 

(Xilinx Answer 35920) このアンサーには、ザイリンクス PCI Express 製品に関する資料、ホワイト ペーパー、アプリケーション ノートへのリンクが掲載されています。

 

ザイリンクス PCI Express - デモ ビデオ

 

(Xilinx Answer 56893) このアンサーには、ザイリンクス PCI Express ソリューションに関連するビデオが含まれています。

 

 

ザイリンクス高速シリアル I/O ソリューション センター

(Xilinx Answer 37181)

ザイリンクス ボードおよびキット ソリューション センター

(Xilinx Answer 43745)


Virtex-5 Endpoint Block Plus for PCI Express - cfg_interrupt_mmenable 信号の値

『LogiCORE・IP Endpoint Block Plus v1.14 for PCI Express』 (UG341) には、cfg_interrupt_mmenable 信号の 000b エンコーディングのみが記載されています。このアンサーでは、cfg_interrupt_mmenable 信号のほかのエンコード値について説明します。


000b 以外のエンコーディング値については、PCI Local BUS SPECIFICATION, REV. 3.0 の MSI の 6.8.1.3 Message Control を参照してください。

エンコーディング 割り当てられているベクター数
000 1
001 2
010 4
011 8
100 16
101 32
110 予約済み
111 予約済み


改訂履歴

2012/4/3 - 初版


資料

ザイリンクス PCI Express ソリューション センター - 資料一覧

このアンサーには、ザイリンクス PCI Express に関する資料へのリンクが含まれています。

   

ザイリンクス PCI Express に関する資料のリストは、(Xilinx Answer 35920) を参照してください。


デザイン アドバイザリ

7 Series/Virtex-6/Spartan-6 Integrated Block および Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリ

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。


PCI Express のソリューション センターについては、(ザイリンクス アンサー 34536) を参照してください。

(ザイリンクス アンサー 56891) - 7 Series FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33775) - Virtex-6 FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33776) - Spartan-6 FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33580) - Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリ

注記 : 7 Series FPGA Integrated Block Wrapper for PCI Express の場合は、コアのリリース ノートを参照してください。

これは、その他のザイリンクス PCI Express コアがそのコアのリリースにノートにリストされることを示すデザイン アドバイザリです。

改訂履歴
2012/09/03 - 初版


主な問題

Endpoint Block Plus Wrapper for PCI Express - マスター アンサー

Virtex-5 Endpoint Block Plus Wrapper for PCI Express コアのこのマスター アンサーでは、各コア バージョンに対するリリース ノート、デザイン アドバイザリ、既知の問題、および一般情報をすべてリストしています。

_________________________________________________
このアンサーは PCI Express ソリューション センター
(Xilinx Answer 34536) - PCI Express のザイリンクス ソリューション センターから抜粋したものです。


リリース ノート :

(Xilinx Answer 23985) LogiCORE Block Plus Endpoint for PCI Express v1.1 - 8.2i IP アップデート 2 LXT 補足 (8.2i_IP2_LXTsup) のリリース ノートおよび既知の問題
(Xilinx Answer 24603) LogiCORE Endpoint Block Plus for PCI Express v1.2 および v1.2.1 - 9.1i IP アップデート 1 (9.1i_IP1) および 9.1i IP アップデート 2 (9.1i_IP2) のリリース ノートと既知の問題
(Xilinx Answer 25162) LogiCORE Endpoint Block Plus v1.3 for PCI Express - 9.1i IP アップデート 3 (9.1i_IP3) でのリリース ノートおよび既知の問題
(Xilinx Answer 25493) LogiCORE Endpoint Block Plus v1.4 for PCI Express - 9.2i IP アップデート 1 (9.2i_IP1) のリリース ノートおよび既知の問題
(Xilinx Answer 29468) LogiCORE Endpoint Block Plus v1.5 for PCI Express - 9.2i IP Update 2 (9.2i_IP2) のリリース ノートおよび既知の問題
(Xilinx Answer 30120) Endpoint Block Plus Wrapper for PCI Express v1.6 および v1.6.1 - ISE 10.1 初期 IP 3 (IP_10.1.0) のリリース ノートおよび既知の問題
(Xilinx Answer 30632) Endpoint Block Plus Wrapper for PCI Express v1.7 および v1.7.1 - ISE 10.1 IP アップデート 1 (IP_10.1.1) のリリース ノートおよび既知の問題
(Xilinx Answer 30980) Endpoint Block Plus Wrapper v1.8 for PCI Express - ISE 10.1 IP アップデート 2 (IP_10.1.2) のリリース ノートおよび既知の問題
(Xilinx Answer 31572) Endpoint Block Plus Wrapper for PCI Express v1.9、v1.9.1、v1.9.2、v1.9.3、および v1.9.4 - ISE 10.1 IP アップデート 3 (IP_10.1.3) のリリース ノートおよび既知の問題
(Xilinx Answer 32274) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - ISE 11.1 でのリリース ノートおよび既知の問題
(Xilinx Answer 32741) Endpoint Block Plus Wrapper v1.11 for PCI Express - ISE Design Suite 11.2 でのリリース ノートおよび既知の問題
(Xilinx Answer 33278) Endpoint Block Plus Wrapper v1.12 for PCI Express - ISE Design Suite 11.3 でのリリース ノートおよび既知の問題
(Xilinx Answer 33762) Endpoint Block Plus Wrapper v1.13 for PCI Express - ISE Design Suite 11.4 でのリリース ノートおよび既知の問題
(Xilinx Answer 35321) Endpoint Block Plus Wrapper v1.14 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題
(Xilinx Answer 42760) Endpoint Block Plus Wrapper v1.15 for PCI Express - ISE Design Suite 13.2 でのリリース ノートおよび既知の問題

デザイン アドバイザリ :

(Xilinx Answer 33580) Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリのマスター アンサー
(Xilinx Answer 34444) Endpoint Block Plus Wrapper v1.13 for PCI Express のデザイン アドバイザリ - リンク パートナーのデータ制限のある完了クレジット出力が原因で転送が停止する
(Xilinx Answer 33699) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - レーン 7 の極性が反転しているとコアが x8 としてトレーニングされない
(Xilinx Answer 33534) Endpoint Block Plus for PCI Express Wrapper v1.12 for PCI Express のデザイン アドバイザリ - Block Plus ラッパーのソース コードを Synplify で使用する方法
(Xilinx Answer 33411) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - ウォーム リセットの後に trn_tdst_rdy_n のディアサートが原因で TX 方向が永久的に停止してしまう
(Xilinx Answer 33709) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - タイミング クロージャの向上
(Xilinx Answer 33710) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - trn_rnp_ok_n のディアサート期間が長くなるとコンプリーション パケットがコア内で阻止される


既知の問題/一般情報 :

(Xilinx Answer 30124) Endpoint Block Plus Wrapper for PCI Express - パッチのアップデート
(Xilinx Answer 31164) Endpoint Block Plus Wrapper v1.8 for PCI Express - MPS が 128 または 256 バイトに設定されていると、Expansion ROM BAR をディスエーブルにする回避策が原因で受信 TLP ビット エラーが発生する
(Xilinx Answer 31460) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - CORE Generator のカスタマイズ GUI の 7 ページ目で FXT デバイスのデフォルトの TXPREEMPHASIS 値が不正
(Xilinx Answer 32091) Endpoint Block Plus Wrapper v1.11 for PCI Express - 長さが 64 バイト以上の完了がダウンストリーム ポート モデルでドロップされる
(Xilinx Answer 32727) Endpoint Block Plus Wrapper v1.11 for PCI Express - 予測可能 IP 配置制約により MAP でエラーが発生する
(Xilinx Answer 32946) Endpoint Block Plus Wrapper v1.11 for PCI Express - x1 board_dual.v の構文エラーによりシミュレーション エラーが発生する
(Xilinx Answer 33850) Endpoint Block Plus Wrapper v1.13 for PCI Express - コンフィギュレーション空間レジスタの読み出しおよび書き込みが完了しない
(Xilinx Answer 34706) Endpoint Block Plus Wrapper v1.15 for PCI Express - リンク パートナー広告の制限完了データ クレジットと接続するとき、TX インターフェイスのパケットの接続を解除すると、送信インターフェイスが停止する
(Xilinx Answer 37246) Endpoint Block Plus Wrapper v1.14 for PCI Express - 1 つ前のパケットが受信ブロック RAM に書き込まれる間に 8b10b エラーが発生すると、入力パケットが失われる可能性がある
(Xilinx Answer 31210) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - Legacy Interrupt を生成すると Interrupt Status ビットが設定されない
(Xilinx Answer 31211) Endpoint Block Plus Wrapper v1.12 for PCI Express - リンクが L0s に遷移すると BAR 設定がリセットされる
(Xilinx Answer 31646) Endpoint Block Plus Wrapper v1.14 for PCI Express - デュアル コアの UCF 問題
(Xilinx Answer 31647) Endpoint Block Plus Wrapper v1.12 for PCI Express - デュアル コアの implement_dual.bat ファイルがない
(Xilinx Answer 31843) Endpoint Block Plus Wrapper v1.9 for PCI Express - 電力制御が D0 -> D3hot -> D0 のように遷移すると転送が停止する
(Xilinx Answer 31850) Endpoint Block Plus Wrapper v1.12 for PCI Express - シミュレーション テストベンチでデバイス制御レジスタへの書き込みアドレスが間違っている
(Xilinx Answer 33400) Endpoint Block Plus Wrapper v1.12 for PCI Express - ModelSim シミュレーションで wave dump から多数の信号が削除される
(Xilinx Answer 33401) Endpoint Block Plus Wrapper v1.12 for PCI Express - 「ERROR:sim:159 - An internal error has occurred - when disabling TX_DIFF_BOOST」というエラー メッセージが表示される
(Xilinx Answer 33410) Endpoint Block Plus Wrapper v1.12 for PCI Express - PIO_EP.v ファイルのモジュール宣言と 64 ビット インターフェイスの ifdef 宣言のために ISE Project Navigator との互換性の問題が発生する
(Xilinx Answer 33421) Endpoint Block Plus Wrapper v1.11 for PCI Express - x2 レーンの Virtex-5 FXT または TXT 用に生成されたコアがリンク アップしない
(Xilinx Answer 33937) Endpoint Block Plus Wrapper for PCI Express - ラッパー ファイルの合成中に implement.sh[bat] ファイル エラーが発生する
(Xilinx Answer 33939) Endpoint Block Plus Wrapper for PCI Express v1.12 以降 - Block Plus ラッパー ファイルの NGC ファイルを作成する方法
(Xilinx Answer 51600) Endpoint Block Plus Wrapper v1.15 for PCI Express - x8 コンフィギュレーションの場合サンプル デザイン シミュレーションがエラーになる
(Xilinx Answer 42368) Virtex-5 Integrated PCI Express Block Plus - リンク トレーニングの問題のデバッグ ガイド
(Xilinx Answer 46888) Virtex-5 Endpoint Block Plus for PCI Express - ダウンストリーム ポート モデルおよび PIO サンプル デザイン付きの『デバッグおよびパッケージ解析ガイド』について
(Xilinx Answer 47109) Virtex-5 Endpoint Block Plus for PCI Express - cfg_interrupt_mmenable 信号の値
(Xilinx Answer 30107) Endpoint Block Plus Wrapper for PCI Express - PIO サンプル デザインを実行するときの出力
(Xilinx Answer 31376) Endpoint Block Plus Wrapper v1.8 for PCI Express - リンクアップ後に最初に送信される完了で送信ロックアップが発生する
(Xilinx Answer 31419) LogiCORE Endpoint Block Plus for PCI Express - ML555 がシステムで認識されない (ML555 ボードのピン配置)
(Xilinx Answer 31704) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - v1.8 XCO を v1.9 にインポートすると「Error:sim228 -An Invalid core configuration has been detected during Customization.」というエラー メッセージが表示される
(Xilinx Answer 34183) Endpoint Block Plus Wrapper v1.13 for PCI Express - ソース ファイルから NGC ファイルを生成する方法
(Xilinx Answer 29236) Endpoint Block Plus Wrapper for PCI Express - 拡張 ROM をターゲットとする要求へのユーザー アプリケーションの応答方法 (起動プロセス中にシステムが停止する)
(Xilinx Answer 31284) Endpoint Block Plus Wrapper v1.9 for PCI Express - MSI 制御レジスタの Per Vector Masking ビットが不正に 1'b1 に設定される
(Xilinx Answer 32270) Endpoint Block Plus Wrapper v1.9 for PCI Express - Virtex-5 FXT (GTX RocketIO) で同期リンク以外のリンクを使用するとデータ エラーが発生する
(Xilinx Answer 33643) Endpoint Block Plus Wrapper v1.12 for PCI Express - コアを Project Navigator でインプリメントできない
(Xilinx Answer 36783) Endpoint Block Plus Wrapper v1.14 for PCI Express - 有限コンプリーション属性が正しく設定されない

このページをブックマークに追加