AR# 35094

MIG Virtex-6 および 7 シリーズ DDR3 - 書き込みレベリング

説明

書き込みレベリングは DQS/CK スキューを補正するための DDR3 SDRAM の機能です。DDR3 DIMM およびマルチコンポーネントデザインでは、クロック、アドレス、コマンド、制御信号の配線にフライバイトポロジを使用する必要があります。これでインテグリティが向上しますが、DQS - CK 間にスキューが発生します。書き込みレベリングはこのスキューを補正します。

注記 : このアンサーは、ザイリンクス MIG ソリューションセンター (ザイリンクスアンサー 34243) の一部です。ザイリンクス MIG ソリューションセンターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューションセンターから情報を入手してください。

ソリューション

書き込みレベリング中は、DQ が DDR3 SDRAM デバイスによりフィードバックされている間 CK および DQS が FPGA により駆動されます。次に、0 から 1 への遷移が DQ で検出されるまで FPGA は IODELAY (Virtex-6 DDR3) または Phaser_OUT (7 シリーズ DDR3) を使用して DQS を遅延させます。これで DQS/CK スキューが補正され、tDQSS 仕様が満たされていることを確認できます。

書き込みレベリングはメモリ初期化が完了した直後に実行されます。MIG Virtex-6 および 7 シリーズ DDR3 デザインは、コンポーネントの数や DIMM の有無に関係なく、すべての DDR3 デザインに対し書き込みレベリングを実行します。これは、最上位 RTL ファイルの WRLVL パラメーターを使用して MIG デザインで有効になります。

パラメーター WRLVL = "ON"

Virtex-6 特定の情報
書き込みレベリングはすべての MIG DDR3 デザインで実行されるため、DQS - CK 間のトレース一致要件を指定する必要はありません。CK-DQS タイミングは常にデザインでキャリブレートされます。

書き込みレベリングの詳細は次を参照してください。

『Virtex-6 FPGA メモリインターフェイスソリューションユーザーガイド』 (UG406) の「DDR2/DDR3 SDRAM メモリインターフェイスソリューション」→「コアアーキテクチャ」→「PHY」セクション
DDR3 SDRAM 規格- JEDEC79-3 のセクション

追加情報はこちらを参照してください。

ほかのキャリブレーションステージについては (ザイリンクスアンサー 34740) を参照
フライバイ配線については (ザイリンクスアンサー 34557) を参照
キャリブレーションエラーのデバッグについては (ザイリンクスアンサー 34743) を参照

7 シリーズ特定の情報
CK/CK# 信号は各メモリデバイスに DQS/DQS# 信号よりも後に到着する必要があります。各メモリデバイスでの DQS/DQS# に対する CK/CK# トレースの追加伝搬遅延の推奨値は、ユーザーガイド (UG586) の「デザインのガイドライン」セクションに記載されています。

書き込みレベリングの詳細は次を参照してください。

『7 シリーズ FPGA メモリインターフェイスソリューションユーザーガイド』 (UG586) の「DDR2/DDR3 SDRAM メモリインターフェイスソリューション」→「コアアーキテクチャ」→「PHY」セクション
DDR3 SDRAM 規格- JEDEC79-3 のセクション

追加情報はこちらを参照してください。

ほかのキャリブレーションステージおよびキャリブレーションエラーのデバッグについては (ザイリンクスアンサー 43879) を参照
フライバイ配線については (ザイリンクスアンサー 34557) を参照

改訂履歴
2012/08/24 - 7 シリーズの情報を追加

このアンサーレコードはお役に立ちましたか?

アンサーレコードリファレンス

マスターアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
34557	MIG Virtex-6 および 7 シリーズ DDR3 - フライバイトポロジの要件	N/A	N/A
51684	MIG 7 シリーズ DDR2/DDR3 - JEDEC 仕様	N/A	N/A

サブアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
34557	MIG Virtex-6 および 7 シリーズ DDR3 - フライバイトポロジの要件	N/A	N/A
34743	MIG Virtex-6 DDR2/DDR3 - キャリブレーションエラーのデバッグ	N/A	N/A
43879	7 シリーズ MIG DDR3/DDR2 - ハードウェアデバッグガイド	N/A	N/A
34330	MIG Virtex-6 DDR2/DDR3 - JEDEC 仕様	N/A	N/A
35747	MIG Virtex-6 DDR2/DDR3 - シミュレーション時間の短縮	N/A	N/A
35177	MIG Virtex-6 DDR3 - 書き込みレベリングエラーのデバッグ	N/A	N/A
34740	MIG Virtex-6 DDR2/DDR3 - PHY の初期化およびキャリブレーション	N/A	N/A

AR# 35094
日付	09/09/2012
ステータス	アクティブ
種類	ソリューションセンター
デバイス	Virtex-6 CXT Virtex-6 HXT Virtex-6 LX More Virtex-6 LXT Virtex-6 SXT Artix-7 Kintex-7 Virtex-7 Less
IP	MIG 7 Series MIG Virtex-6 and Spartan-6

このページをブックマークに追加

開発者リソース

AR# 35094

MIG Virtex-6 および 7 シリーズ DDR3 - 書き込みレベリング

説明

ソリューション

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

アンサーレコードリファレンス

マスターアンサーレコード

サブアンサーレコード