UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 35336

LogiCORE IP トライモード イーサネット MAC - Spartan-6 FPGA をターゲットとした場合の GMII のセットアップ タイムおよびホールド タイム要件

説明

Spartan-6 FPGA をターゲットとし、GMII インターフェイスを使用すると、GMII レシーバ入力の ucf オフセット制約がコメントアウトされます。IEEE の 2ns のセットアップ タイムおよび 0ns のホールド タイム要件が満たされません。正確かつ必要なウィンドウを確認するために、PHY と PCB レイアウトの接続に基づいた特定デザインのクロックとデータの関係を調査する必要があります。IEEE の 2ns ウィンドウ仕様と同様の大きさのウィンドウは必ずしも必要でない可能性があります。

ソリューション

デザインに必要なタイミングが IDELAY インターフェイスの要件を満たさない場合、DCM を使用してクロックとデータの関係を調整してみてください。
AR# 35336
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加