UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 42454

Spartan-6 FPGA Integrated Block for PCI Express - CORE Generator GUI で、デバイス機能レジスタのビット 15 の値が 0 と表示される

説明

問題の発生したバージョン : v2.1

修正バージョンおよび既知の問題 : (ザイリンクス アンサー 45702) を参照

CORE Generator の GUI で、デバイス機能レジスタの Role-Based Error のレポート ビット、あるいはビット 15 が 0 に設定されていると表示されます。

しかし、このビットをコアからリードバックすると、正しく設定されています。

ソリューション

CORE Generator で表示される値が間違っていて、実際にはこのビットは 1 に設定されています。



注記 : 「問題の発生したバージョン」は、問題が最初に発見されたバージョンを示します。

問題はそれ以前のバージョンでも発生していた可能性がありますが、以前のバージョンではそれを検証するテストは実行されていません。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42569 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.3 で修正された問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45702 Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 42454
日付 09/22/2014
ステータス アクティブ
種類 一般
デバイス
  • Spartan-6 LXT
ツール
  • ISE Design Suite - 13.2
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加