UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 55825

System Generator - [Use Embedded Register] オプションが選択されていると FIFO、TO_/FROM_FIFO ブロックでレイテンシが正しくシミュレーションされない

説明

System Generator の FIFO、TO_FIFO、FROM_FIFO ブロックに対し [Use Embedded Register] オプションが選択されていると、シミュレーションで間違ったレイテンシが表示されます (たとえば、このオプションのオン/オフに関わらずコアのレイテンシがあります)。

この理由を教えてください。

ソリューション

これは、FIFO、TO_FIFO、および FROM_FIFO ブロックに対する System Generator の既知の問題です。ISE System Generator 14.6 および Vivado System Generator 2013.2 で修正されています。

これは System Generator シミュレーションでのみ発生する問題であることに留意してください。 HDL ネットリストは正しく、また System Generator プロジェクトも ISE または Vivado シミュレータで問題なく実行できます。

また、このパラメーターが選択されていると DO_REG 属性が正しく設定されています。

AR# 55825
日付 06/24/2013
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP - 14.1
  • System Generator for DSP - 14.2
  • System Generator for DSP - 14.3
  • More
  • System Generator for DSP - 14.4
  • System Generator for DSP - 14.5
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2012.3
  • Vivado Design Suite - 2012.2
  • Vivado Design Suite - 2012.1
  • System Generator for DSP - 14.6
  • Vivado Design Suite - 2013.2
  • Less
このページをブックマークに追加