UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56042

Vivado System Generator - ISE System Generator から Vivado 2012.4 以降に移行すると生成された HDL のピン配置が異なる (2013.1 以降では CE ピンは作成されない)

説明

ISE System Generator プロジェクトの生成された HDL ファイルには、System Generator ブロックの最上位に CE ピンが含まれています。 

これはシステム全体で接続されていました。ISE または Vivado 2012.4 から Vivado 2013.1 にデザインを移行しましたが、デザインでこの CE ピンが期待されるためエラーが発生します。

このピンはどこにいったのでしょうか。

この変更は意図的なものですか。

この問題の回避策を教えてください。

ソリューション

最上位 CE ポートは ISE System Generator で導入されましたが、常に未接続のままになっていました。

これが本物のクロック イネーブル ピンと誤解されることがよくありました。 

Vivado ツールをサポートするため System Generator を再設計にあたり、このポートは削除されましたが、デザインを ISE から Vivado デザイン ツールに移行する場合にポートが一致しないという問題が発生する可能性があります。

System Generator プロジェクトの元のインスタンシエーションからこの最上位 CE ピンを削除する必要があります。

AR# 56042
日付 04/18/2014
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP
  • Vivado Design Suite - 2013.1
  • Vivado Design Suite - 2013.2
  • More
  • Vivado Design Suite - 2013.3
  • Vivado Design Suite - 2013.4
  • Vivado Design Suite - 2014.1
  • Less
このページをブックマークに追加