UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 56101

2013.1 Vivado System Generator - System Generator で生成される XDC ファイルに含まれる create_clock 制約

説明

System Generator デザインの作成時に生成される XDC ファイルには create_clock 制約が含まれます。 

しかしこの System Generator プロジェクトは Vivado でもっと大きなシステム全体に含まれていて、クロックは既に定義されているか作成されています。 

このため、間違った制約が適用されたり、システムの問題が発生する可能性があります。たとえば次のような問題です。

  • ユーザーがユーザーの XDC ファイルに次のように制約を書いている。
    create_clock -name clk -period 200 [get_ports clk]
    この制約は System Generator 制約を上書きし、System Generator モジュールが未制約になります。
     
  • System Generator モジュールがサブモジュールとしてインスタンシエートされる。
    MMCM から供給されるクロックが生成され、ジッター、位相シフトなどとともに制約が伝搬されます。
    別のプライマリ クロックを System Generator モジュールに追加します。
    このプライマリ クロックは 0 で開始し、ジッターや位相シフトはありません。これにより、タイミング解析が正しくなりません。

こうした問題を避ける方法はありますか。

ソリューション

System Generator の XDC ファイルを無視するか、または Vivado プロジェクトで create_clock 制約を削除すると問題を回避できます。

2013.2 リリースからは、Vivado の System Generator 出力ファイルが Vivado プロジェクト内で作成される場合、XDC ファイルには create_clock 制約は含まれず、この問題も発生しません。

AR# 56101
日付 08/19/2014
ステータス アクティブ
種類 一般
ツール
  • System Generator for DSP
  • Vivado Design Suite - 2012.2
  • Vivado Design Suite - 2012.3
  • More
  • Vivado Design Suite - 2012.4
  • Vivado Design Suite - 2013.1
  • Less
このページをブックマークに追加