UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 62477

System Generator 2014.2 & 2014.3 - 浮動小数点型で Assert ブロックを使用するとシミュレーション出力が無効になる

説明

Vivado HLS モデルをシミュレーションしています。デザインには、浮動小数点精度入力信号上に、[provide output port] がオンに設定されている Assert ブロックがあります。


Vivado HLS モデルのシミュレーション出力が無効になります。


Assert ブロックを削除すると、Vivado HLS モデルのシミュレーション結果は Vivado HLS からの元のシミュレーション結果に一致します。

ソリューション

これは、Vivado System Generator の既知の問題です。

この問題は、Vivado 2014.4 リリースで修正されています。

AR# 62477
日付 03/05/2015
ステータス アクティブ
種類 一般
ツール
  • Vivado Design Suite - 2014.3
  • Vivado Design Suite - 2014.4
このページをブックマークに追加