UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

ザイリンクス Zynq UltraScale+ MPSoC ソリューション センター

ザイリンクス Zynq UltraScale+ MPSoC ソリューション センターには、Zynq UltraScale+ MPSoC に関する質問が集められています。

Zynq UltraScale+ MPSoC を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス Zynq UltraScale+ MPSoC ソリューション センターから情報を入手してください。

クイック リンク:

製品ページ

『UltraScale アーキテクチャおよび製品概要』 (DS890)

デザイン アシスタント

Zynq UltraScale+ MPSoC - Processing System (PS) DDR Controller

このアンサーには、Processing System (PS) DDR Controller の既知の問題に関する Zynq UltraScale+ MPSoC ソリューションすべてが含まれます。

注記 : このアンサーは、Zynq UltraScale+ MPSoC ソリューション センター (Xilinx Answer 64375) の一部です。

ザイリンクス Zynq UltraScale+ MPSoC ソリューション センターには、Zynq UltraScale+ MPSoC に関する質問が集められています。

デザインを新しく作成する場合、または問題をトラブルシュートする場合は、この Zynq UltraScale+ MPSoC ソリューション センターから情報を入手してください。


一般的なガイダンス/資料

ザイリンクス アンサー
タイトル
(Xilinx Answer 66193)
PS DDR Controller の制限および選択すべきデバイス
(Xilinx Answer 67330)PS DDR ピン スワップのガイドライン

既知の問題

ザイリンクス アンサータイトル問題が発生するツールのバージョン修正予定のツール バージョン
(Xilinx Answer 65982)Zynq UltraScale+ MPSoC、Vivado 2015.4 - PS DDR3/DDR4/LPDDR4 のパッチおよび GTR トランシーバーのサポート2015.4(2016.1)
(Xilinx Answer 66571)PS DDR トポロジを使用した Processor System IP の GUI 制限2015.4(2016.1)

デザイン アドバイザリ

Zynq UltraScale+ MPSoC デバイスのデザイン アドバイザリのマスター アンサー

Zynq UltraScale+ MPSoC デバイスについては、Zynq のデータシート、テクニカル リファレンス マニュアルおよびその他の資料で説明されています。

このアンサーでは、これらの資料に含まれない重要なデザイン アドバイザリおよびその他の注意点をリストします。

技術的な内容は、ザイリンクス Zynq UltraScale+ MPSoC ソリューション センター (Xilinx Answer 64375) にまとめられています。


2018 年 8 月 6 日のデザイン アドバイザリ

(Xilinx Answer 71293)Zynq UltraScale+ MPSoC のデザイン アドバイザリ: FSBL でパーティションに対してパーティション ヘッダーの内容に基づいてセキュリティ操作が実行される [セキュリティ]
(Xilinx Answer 71326)Zynq UltraScale+ MPSoC のデザイン アドバイザリ: 2017.x、2018.1、および 2018.2 FSBL で一部の RSA_EN eFUSE がチェックされない [セキュリティ]


2018 年 3 月 19 日のデザイン アドバイザリ

(Xilinx Answer 70622)Zynq UltraScale+ MPSoC のデザイン アドバイザリ: 2017.x ザイリンクス開発ツールおよびソフトウェアで複数のパーティションに同じ AES キーと IV のペアが再利用される [セキュリティ]


2017 年 4 月 17 日のデザイン アドバイザリ

(Xilinx Answer 69034)7 シリーズ、UltraScale、および UltraScale+ のデザイン アドバイザリ - 2016.3 より前のバージョンの Vivado に差動 I/O 規格のフライト タイム遅延が含まれていない
(Xilinx Answer 68615)Zynq UltraScale+ MPSoC のデザイン アドバイザリ: 最初のパラメーター ページにデータ破損があると NAND からのブートでエラーが発生することがある

2017 年 4 月 10 日のデザイン アドバイザリ

(Xilinx Answer 68832)Vivado 2016.4 以前を使用した UltraScale FPGA、UltraScale+ FPGA、および Zynq UltraScale+ MPSoC eFUSE プログラミングのデザイン アドバイザリ アンサー [セキュリティ]

2016 年 12 月 5 日のデザイン アドバイザリ

(Xilinx Answer 68210)FSBL がブート イメージを外部 DDR で認証する [セキュリティ]

2016 年 10 月 17 日のデザイン アドバイザリ

(Xilinx Answer 67861)Vivado 2016.2 以前のバージョンからのアップデート方法について

 

2016 年 4 月 18 日のデザイン アドバイザリ

(Xilinx Answer 66944)Zynq UltraScale+ MPSoC および Kintex UltraScale+ FPGA のデザイン アドバイザリ - パッケージ ピン配置のアップデート

このページをブックマークに追加